Prezentace flash FPGA firmy ACTEL Vladimír Měsíček mesicev@fel.cvut.cz

1. Prezentace flash FPGA firmy ACTEL Vladimír Měsíček mesicev@fel.cvut.cz Vladimír Měsíček

2. ProASIC reprogramovatelné součástky 100 – 450 tisíc hradel • ProASICplus reprogramovatelné součástky 75 tisíc – 1 milion hradel • ProASIC3 reprogramovatelné součástky 30 tisíc – 1 mil. hradel Vladimír Měsíček

3. Rodina součástek ProAsic Vladimír Měsíček

4. Obecný popis ProAsic • Součástky se vyrábějí 0,25m flash/CMOS technologii • Vysoká hustota integrace • Nízká spotřeba • Reprogramovatelnost Vladimír Měsíček

5. Kapacita 100-475 tis. sytémových hradel 14k-63k bit two port SRAM 106-440 uživatelských I/O Výkon 33 MHz PCI 32-bit PCI Interní rychlost do 250MHz Externí rychlost do 100MHz Nízká spotřeba Nízkoimpedanční FLASH přepínače Segmentová hierarchie propojovací struktury Výkonné propojovací struktury ultrarychlá místní propojovací síť (Ultra Fast Local Network) výkonná síť dlouhých linek (Efficient Long Line Netvork) vysokorychlostní síť velmi dlouhých linek (High Speed Very Long Line Network) vysokovýkonostní globální síť (High Performance Global Network) Vlastnosti ProAsic Vladimír Měsíček

6. Vstupy/výstupy Možnost 2,5V/3,3V logiky Kompatibilita s 3,3V PCI technologii Zabezpečení naprogramovaných dat Zabezpečení pomocí zabezpečovacího kódu Podpora ISP Programování pomocí Silicon Sculptor a Flash Pro SRAM a FIFO Maximální rychlost je 250MHz synchronních a asynchronních operací Netlist generátor pro optimální využívání vnitřních pamětí Vlastnosti ProAsic Vladimír Měsíček

7. Architektura ProAsic • Využívá členění srovnatelné s hradlovými poli • Na rozdíl od SRAM FPGA využívá LOOK – UP table nebo architekturalní mapování během návrhu • Jádrem součástek ProAsic jsou SEA OF TILES ( moře dlaždic) • Každá dlaždice může být naprogramována jako 3 vstupová logická funkce(NAND, D-klopný obvod atd. ) • Programování je možné FLASH přepínači • K propojování jednotlivých funkcí a hradel slouží 4 úrovně propojovací struktury Vladimír Měsíček

8. Architektura ProAsic • FLASH přepínače slouží k přivádění signálů na vstupy a z výstupů hradel • ProAsic obsahují Dual-Port SRAM bloky s vestavěnou FIFO/RAM řídící logikou • Logikou se nastavuje dimeze paměti, potřebná například pro zpracování synchronních či asynchronních operací Vladimír Měsíček

9. SEA OF tiles Vnitřní uspořádání nazývané moře dlaždic Vladimír Měsíček

10. Flash switch • Oba tranzistory se dělí o plovoucí hradlo • Pravý tranzistor slouží k spínání/rozpínání • Levý tranzistor slouží k zápisu/vymazání informace Vladimír Měsíček

11. Logická buňka Třívstupová logická buňka • Všechny vstupy mohou být invertované nebo neinvertované • Výstup pro lokální propojování • Výstup pro vzdálené propojování Vladimír Měsíček

12. Propojovací strategie K propojování jednotlivých dlaždic slouží 4 úrovně propojovacího mechanizmu • Ultra fast local line • Efficient long line • High speed very long line • High performance global network Vladimír Měsíček

13. Ultra fast local line • Propojuje dvě sousední dlaždice • Propojuje I/O buffer • Propojuje paměťové bloky Vladimír Měsíček

14. Ultra fast local line Vladimír Měsíček

15. Efficient long line • Slouží k překlenutí větších vzdáleností a k více rozvětveným spojům • Délka překlenutí se pohybuje od 1 do 4 dlaždic (vodorovně nebo svisle) • Každý výstup modulu může být propojen s každým vstupem jakéhokoliv dalšího modulu v součástce • Programovací software součástky navíc automaticky vloží do cesty buffer, je-li potřeba kompenzovat zátěž cesty například kvůli její velké délce Vladimír Měsíček

16. Efficient long line Vladimír Měsíček

17. High speed very long line • Tato linka určena k překlenutí celé součástky s minimálním zpožděním signálu • Užívá se pro velmi dlouhé linky a velmi rozsáhlé sítě • Tyto spoje vedou vertikálně a horizontálně • Poskytují vícenásobný přístup ke každé skupině modulů v součástce Vladimír Měsíček

18. High speed very long line Vladimír Měsíček

19. High performance global network • Určena k rozvodu hodinového signálu (4 piny součástky nebo vnitřní logika). • Tato propojovací úroveň je typická pro rozvod hodin a resetu. Vladimír Měsíček

20. High performance global network Vladimír Měsíček

21. Rozvod hodinového signálu • Možnost nastavení zpoždění hodinového signálu. • ProASIC rodina nabízí 4 globální stromy • Každý z těchto stromů je založen na síti „pátěř – žebro“, tak že každý zasahuje všechny dlaždice ve své oblasti • Stromová struktura umožňuje v součástce více hodin Vladimír Měsíček

22. Počet hodinových sítí Vladimír Měsíček

23. Vstupně/výstupní bloky • Rodina Pro ASIC 500K nabízí až 440 uživatelských I/O pinů • Pokud je blok napájen 3,3 V lze konfigurovat napěťovou úroveň I/O na 2,5 V nebo na 3,3 V • I/O bloky jsou plně konfigurovatelné k poskytování nejvyšší flexibility a rychlosti. • Každý může být konfigurován jako vstup, výstup, třístavový řadič nebo jako obousměrný buffer Vladimír Měsíček

24. Počet vstupně výstupních pinů rodiny ProASIC Vladimír Měsíček

25. Napěťová kompatibilita Vladimír Měsíček

26. Blokové schema I/O Vladimír Měsíček

27. Konfigurace I/O jako vstupního pinu • Nezávisle volitelné velikost napěťové úrovně 2,5V nebo 3,3V • Volitelný pull up rezistor Vladimír Měsíček

28. Konfigurace I/O jako výstupního pinu • Nezávisle volitelné velikost napěťové úrovně 2,5V nebo 3,3V nebo 3,3V PCI kompatibilní • Možnost řízení LVTTL nebo LVCMOS logiky • Možnost nastavení rychlosti přeběhu SLEW RATE • Možnost třístavového výstupu Vladimír Měsíček

29. Konfigurace I/O jako obousměrného bufferu • Nezávisle volitelné velikost napěťové úrovně 2,5V nebo 3,3V nebo 3,3V PCI kompatibilní • Možnost řízení LVTTL nebo LVCMOS logiky • Možnost nastavení rychlosti přeběhu SLEW RATE • Možnost třístavového výstupu Vladimír Měsíček

30. Vnitřní paměť • Každá součástka má určitý počet paměťových bloku velikosti 256x9 bitů • Počet bloku závisí na typu součástky (6-28) • Možnost široké konfigurace paměťového prostoru( možno používat samostatně nebo slučovat do bloků) • Konfigurace buď jako FIFO nebo SRAM • Bloky jsou dvou portové ( možnost současného čtení a zápisu ) Vladimír Měsíček

31. Příklady konfigurace paměťových bloků Vladimír Měsíček

32. Příklady konfigurace multiportové paměti Vladimír Měsíček

33. Závislost spotřeby na pracovní frekvenci Vladimír Měsíček

34. ProAsic plus FLASH FPGA Vladimír Měsíček

35. Kapacita 75 tis.-1 mil. systémových hradel 27k-198k bit two port SRAM 66-712 uživatelských I/O Výkon 50 MHz PCI 32-bit PCI Externí rychlost do 150MHz Výkonné propojovací struktury ultrarychlá místní propojovací síť (Ultra Fast Local and long line Network) vysokorychlostní síť velmi dlouhých linek (High Speed Very Long Line Network) vysokovýkonná globální síť (High Performance Global Network) 100% propojitelnost a využití Rozdíly oproti ProASic Vladimír Měsíček

36. Tabulka rodiny ProAsic plus Vladimír Měsíček

37. Obecné rozdíly mezi ProAsic a ProAsic plus • ProAsic plus vychází z ProAsic – vylepšuje vlastnosti předchůdce • Řada PLUS má větší počet I/O, více integrované paměti, větší počet logických bloků, větší pracovní frekvence • Navíc řada plus obsahuje interní hodiny s fázovým závěsem • Změna technologie výroby z 0,25m na 0,22m LVCMOS Vladimír Měsíček

38. Vnitřní uspořádání Vladimír Měsíček

39. LVPECL vstupní piny • Jedná se o speciální vstupní piny • Jedná se o vysokorychlostní diferenční vstup • Obsahuje vstupní buffer s nízkopříkonovým diferenčním zesilovačem signálu a jeho komplementu PPCEL a NPCEL. • LVPECL buňka porovná napětí na PPCEL pinu s napětím na NPCEL pinu a výsledek pošle na globální multiplexovanou linku (možný vstup do PLL). Vladimír Měsíček

40. LVPECL vstupní piny Vladimír Měsíček

41. Interní generátor s fázovým závěsem • Každý čip obsahuje 2 interní generátory hodin • Rychlost fázového závěsu je 240MHz • Zpožďovací linka pro 0.25ns, 0.50ns, 4ns • Fázový posuv 0º, 90º, 180º, 270º • Obsahuje násobičku a děličku kmitočtu • Signál je možné propojovat pomocí globální propojovací sítě Vladimír Měsíček

42. Interní generátor s fázovým závěsem Vladimír Měsíček

43. ProAsic 3 FLASH FPGA Vladimír Měsíček

44. Kapacita 30 tis.-1 mil. sytémových hradel Až 144k bit two port SRAM Až 300 uživatelských I/O 1kbit uživatelské FROM Výkon 66 MHz PCI 64-bit PCI Časování 6x obvod pro úpravu hodinového signálu, jeden obsahuje integrovaný fázový závěs Široký kmitočtový rozsah 1,5MHz-350MHz Výkonné propojovací struktury Ultrarychlá místní propojovací síť (Ultra Fast Local and long line Network) Vysokorychlostní síť velmi dlouhých linek (High Speed Very Long Line Network) vysokovýkonná globální síť (High Performance Global Network) Segmentové, hierarchické spojování a časové spojování Vlastnosti ProAsic3 Vladimír Měsíček

45. Vstupy/výstupy Možnost 1,5-1,8-2,5-3,3V vstupů Vstupy jsou rozčleněny do více bank Podpora napěťových standardů LVTTL, LVCMOS 3.3 V/ 2.5 V/1.8V /1.5 V, 3.3 V PCI/3.3 V PCI-X, LVCMOS 2.5 V/5.0 V I/O bufers Volitelná doba přeběhu SLEW RATE Volitelný pull-Up/Down rezistor Napájení Pro optimalizaci ztrát je použito pro napájení jádra 1,5V Podpora pro systémy s napájením 1,5V Vnitřní paměť Volitelné Aspect ratio 4608bit RAM bloků 24 SRAM nebo FIFO konfigurací Vlastnosti ProAsic3 Vladimír Měsíček

46. Tabulka ProAsic3 Vladimír Měsíček

47. Tabulka ProAsic3-I/O Vladimír Měsíček

48. Vnitřní uspořádání pro 2 banky I/O Vladimír Měsíček

49. Vnitřní uspořádání pro 4 banky I/O Vladimír Měsíček

50. Versa Tiles • Třívstupová logická fce • D-klopný obvod s nulováním a nastavováním • D-klopný obvod s nulováním, nastavováním a blokováním Vladimír Měsíček