1999 r. - Pentium III zaczynał od prędkości 450 MHz

1. 1999 r. - Pentium III zaczynał od prędkości 450 MHz posiadał m.in. 512 KB cache typu L2 (taktowane z połową częstotliwości zegara) i Coppermine (obecne modele PIII z m.in. 256 Kb pamięci L2, taktowane z całą częstotliwością zegara) Technologia 0,18 mikrona, Pentium III wykorzystują specjalny zestaw rozkazów, który przyśpiesza działanie optymalizowanych dla niego aplikacji graficznych, gier itp. W testach specjalistycznych PIII wypada gorzej niż Athlon, jednak PIII jest procesorem bardziej uniwersalnym. Wraz z PIII pojawił się PIII Xeon do zastosowań sieciowych.

2. 2000/2001 Intel Pentium 4 – wer. Willamette i Northwood • 32-bitowy procesor, szereg innowacji technologicznych – • wydłużeniepotoków wykonawczych • zmniejszenie liczby tranzystorów (42 mln.) • mechanizm podwójnego wspomagania jednostki stałoprzecinkowej (Double Pumped Integer ALU) umożliwiający taktowanie procesora z podwójna prędkością (np. z 1,5 GHz do 3 GHz) • rozszerzone o dodatkowe 144 rozkazy instrukcje SIMD (SSE2) dzięki którym wzbogacono możliwości procesora np. w zakresie kompresji/dekompresji obrazu w czasie rzeczywistym lub szyfrowania danych. • korzysta ponadto z magistrali systemowej o częstotliwości do 400 MHz dzięki czemu osiąga maksymalną przepustowość nawet do 3,2 GB/s. • technologia 0,18 lub 0,13m • gniazda Socket 423 lub Socket 478

3. Intel Pentium III i 4 Xeon – wersje dla serwerów – dla układów 2-procesorowych Intel Pentium 4 Extreme Edition • W odpowiedzi na układ konkurencji AMD Athlon 64 • 800 MHz-owa szyna danych • zegar 3.2 GHz • technologia Hyper-Threading. • cache L3 równa 2MB !! • 168 milionów tranzystorów, • Socket 423 - jak klasyczny Pentium 4

4. PENTIUM 4

5. PENTIUM 4 - 2,2 GHz PENTIUM 4 - 3,1 GHz -test

6. Intel zawsze był drogim producentem. Pierwszy 4004 kosztował 200$, - do 386 ceny kształtowały się na poziomie 300-360$ (konkurencyjny w tamtych czasach procesor 6051 czy 6052 kosztowały 20-25$) procesor 486 –950$, Pentium II kosztowało nawet 2000$.

7. Inni producenci procesorów AMD – Athlon, Duron grudzień 2000 - Athlon 1.33GHz (266MHz FSB) - ostatni T-bird, I kw. 2001 - Athlon 1.4GHz ''Palomino'', Duron 850 (jeszcze T-bird), II kw. 2001 - Athlon 1.5GHz, Duron 900 ''Morgan'',  II połowa 2001 - Athlon 1,7GHz, najszybszy ''Palomino'', Duron 1000, I kw. 2002 - Athlon ''Thoroughbred'' w technologii 0,13 mikrona, Duron 1100, II kw. 2002 - Duron ''Appaloosa'' 0,13 mikrona. Obecnie wkracza technologia 0,09 mikrona

9. TECHNOLOGIE (1 m= 1/1 000 część milimetra) do 1995 r. 0,6 m 1996 r. 0,35 m krótko 0,25 m 1999 0,18 m 2000-dziś 0,13 m (także 0,15 VIA) 0,09 m - perspektywa

10. Rozbudowa procesorów przez: • rozbudowa zbioru rozkazów • koprocesor arytmetyczny • pamięć podręczna procesora • Zwiększenie mocy zbioru rozkazów pozwala: • generować krótszy i efektywniejszy kod • zmniejszyć ilość odwołań do pamięci • zajmować mniej pamięci (mniej błędów) • Koniec lat 70-tych: • kwestionowanie złożonych list rozkazów • niewielki podzbiór jest efektywnie używany przez kompilatory • duży zakres rozkazów – różne czasy wykonania

11. CISC – Complex Instruction Set Computer • duża liczba rozkazów (instrukcji) - powyżej • mała optymalizacja - niektóre rozkazy potrzebują dużej ilości cykli procesora do wykonania • występowanie złożonych, specjalistycznych rozkazów • duża ilość trybów adresowania • do pamięci może się odwoływać bezpośrednio duża liczba rozkazów • duża częstotliwość taktowania procesora

12. Kierunki rozwoju • Redukcja liczby rozkazów • Redukcja trybów adresowania • Efektywne sposoby zapisywania i odczytu argumentów RISC Procesor RISC - ze zmniejszonym zbiorem rozkazów Reduced Instruction Set Computer

13. RISC • Cechy: • Niewiele rozkazów 100-200, • Niewiele liczba trybów adresowania – od 5-20 • Rozkazy łatwe do dekodowania • Rozkazy działają w większości na rejestrach

14. Nowa architektura EPIC • Explicitly Parallel Instruction Computing • Architektura wprowadzona w roku 2001 w procesorze Itanium (Merced) • • Zwielokrotnione jednostki wykonawcze • • Równoległe wykonanie instrukcji • • Duża liczba rejestrów, zestaw prostych instrukcji • • Ciężar optymalizacji wykonania przeniesiony na kompilator

15. Dodatki multimedialne Poszerzone listy rozkazów operujące na stało- i zmiennoprzecinkowych macierzach znacząco przyśpieszających obróbkę grafiki, dźwięku czy generowanie obrazów 3D. MMX wbudowany we wszystkie modele procesorów - zestaw 57 instrukcji arytmetyki stałoprzecinkowej typu SIMD 3DNow! Firma AMD - 21 nowych instrukcji zmiennoprzecinkowych zorientowanych na wspomaganie grafiki trójwymiarowej. Pierwszy przypadek istotnych zmian do architektury procesora przez firmę inną niż Intel SSE - Pentium III, instrukcje zmiennoprzecinkowe SIMD-FP. Instrukcje te są wykonywane przez wyspecjalizowana jednostkę operującą na ośmiu 128-bitowych dedykowanych rejestrach - sprzyja optymalizacji kodu programu.

16. Poprawa wydajności procesorów • Przetwarzanie potokowe • Optymalizacja kodu • Funkcje realizowane programowo a nie sprzętowo

17. Przegląd procesorów RISC • ALPHA. produkowany przez firmęDigital Equipment Corp. • częstotliwość taktowania 275 - 333MHz. (plan 600 MHz) • Układ 21064 - pełna 64-bitowa architektura • HP PA-RISC -Hewlett-Packard- architektura PA-RISC - potęga na rynku stacji roboczych • IBM PowerPC - Obecnie z rodziny PowerPC na rynku dostępne są układy PowerPC 601/603/604/620. Układ 601 jest 32-bitowy, pracuje z częstotliwością 80 MHz, do czterech rozkazów w jednym cyklu zegarowym. • Sun SuperSPARC - firmaSun Microsystems rodzina procesorów • SPARCII, układ jednoprocesorowy, • SuperSPARC – układ umożliwiający przetwarzanie wieloprocesorowe • UltraSPARC – układ o architekturze 64-bitowej • Już do Pentium Pro elementy RISC !!!

18. Elementy architektury procesorów od 6 generacji odpowiedzialne za wzrost wydajności • Microcode– seria makroinstrukcji (zestawu bitów kontrolnych) używanych do koordynowania procesu wykonywania skomplikowanych instrukcji przez dzielenie ich na mniejsze instrukcje • Mikrooperacje – wewnętrzneoperacje, na które są tłumaczone operacje x86 w celu poprawy wydajności przetwarzania • Architektura potokowa - przetwarzanie instrukcji jest podzielone na wiele małych kroków obsługiwanych przez oddzielne układy sprzętowe

19. Superskalarność - potokowość – zdolność wykonania więcejniżjednejinstrukcji w cyklu zegara • Superpotokowość – głębsze rozłożenie cyklu rozkazowego na składowe – (wykorzystane większe częstotliwości taktowania) • Prognozowanie skoku – analizowanie przez procesor, które instrukcje i dane będą potrzebne do wykonania operacjii decydowanie o wykonaniu skoku

20. Spekulatywne wykonywanie instrukcji – wykonanie instrukcji nawet gdy nie ma pewności, że będzie wykonana (np. instrukcji warunkowej, lub instrukcji po skoku warunkowym) • Wykonywanie poza kolejnością – dopuszczanie do wykonywania instrukcji w kolejnościodmiennej niż w programie, po zakończeniu wykonania ustawiane w kolejności prawidłowej • Zmiana nazw rejestrów – wspomaganie wykonywania poza kolejnością, gdy instrukcje wymagają zapisu do tego samego rejestru następuje odwołanie do wielu rejestrów

21. Mechanizm MMX – dodatkowe instrukcje procesora (kilkadziesiąt) do obsługi multimediów, grafiki, dźwięku, poczty głosowej i gier, technika SIMD umożliwiająca przetwarzanie kilku informacji jednym rozkazem • Serializacja – blokowanie instrukcji, które nie mogą być wykonane poza kolejnością • Zwolnienie – przesłanie wyników do rejestrów strukturalnych i pamięci, instrukcje wykonane spekulatywnie nie mogą zostać zwolnione aż rozwiązane zostaną wszystkie zależności

22. Socket Slot – złącze krawędziowe

23. CELERON SLOT1

24. ATHLON – SLOT A

32. Tendencje rozwojowe • Zwiększenie długości słowa i adresu, • Zwiększenie częstotliwości taktowania (szybkość) • Scalanie poszczególnych układów systemu mikroprocesorowego w jednym układzie scalonym – mikrokomputery jednoukładowe • Mikroprocesorowe systemy modułowe (maszyny cyfrowe, szybkie układy sterujące) • Procesory sygnałowe („mikroprocesory analogowe” – z szybkimi przetwornikami A/C i C/A) • Mikroprocesorowe układy specjalistyczne (od układów kalkulatorowych do specjalizowanych układów dla celów militarnych) • Systemy multimedialne

33. Tendencje rozwojowe • procesory SPARC (Scalable Procesor Architecture) - sprzętowe przekazywanie parametrów między procedurami – nakładanie okien rejestrów • architektury równoległe • procesory wektorowe • transputery • pamięci wieloportowe • rozproszona pamięć wspólna

40. TRANSPUTER - mikrokomputer jednoukładowy przeznaczony do pracy jako element systemu wieloprocesorowego (ma szybkie kanały komunikacji z sąsiednimi procesorami); transputery są przydatne gdzie są znane efektywne algorytmy przetwarzania informacji przez wiele procesorów równocześnie, np. algorytmy tworzenia, korekcji i rozpoznawania obrazów oraz analiza sygnałów (szybka transformacja Fouriera — FFT)