メモリデバイス　内部構造と実例

メモリデバイス　内部構造と実例 ディジタル回路天野英晴

半導体メモリの分類 • ROM(Read Only Memory) • Mask ROM 書き換え不能 • PROM(Programmable ROM)　プログラム可 • One Time PROM　一回のみ書き込める • Erasable PROM　消去、再書き込み可能 • UV EPROM　（紫外線消去型） • EEPROM （電気的消去可能型）　FLASHMemory • RAM　（RWM)：　読み書き可能型 • SRAM(StaticRAM) • DRAM(DynamicRAM) 急速に発達他のROMを駆逐しつつある

メモリチップ外観

メモリの基本構造 ＭｅｍｏｒｙＣｅｌｌ Address Sense　ＡｍｐＤａｔａ　Ｓｅｌｅｃｔｅｒ I/Oバッファは３ステートＩ／Ｏ　Ｂｕｆｆｅｒ

SRAM(StaticRAM) • 通常のSRAMは、メモリ素子として基本的な使い方を行う：実例　日立６２８５１１ • 連続転送機能を強化したSSRAM(SynchronousSRAM）が登場、高速大容量転送に用いられる • ４Mbit/Chip程度

SRAM型のメモリセル構造 Word Bit Bit 最も基本に忠実な６トランジスタ方式：安定なのでよく用いられる

フラッシュメモリ • EEPROM型の発展：小型化のために選択ゲートを用いず、ブロック単位で消去を行う. • NOR型、NAND型、DINOR型、AND型等様々な構成法がある. • オンチップ用：高速消去可能NOR型 • ファイルストレージ用：大容量のNAND型 • 実例：東芝TD５８シリーズ • NOR型、基本の読み出し動作は簡単 • 消去、再書き込みシーケンスは複雑 • １６Mbit/Chip（NAND型はより大容量）

フラッシュメモリの読み出し　（電荷が存在しない場合）フラッシュメモリの読み出し　（電荷が存在しない場合） Hレベル Word Bit ONにより電圧低下

フラッシュメモリの読み出し　（電荷が存在する場合）フラッシュメモリの読み出し　（電荷が存在する場合） Hレベル Word しかし電荷でマイナス電位 Bit 依然としてOFFで電圧低下しない

フラッシュメモリへの書き込み　書き込み９V ゲート０V ５V ソースドレイン高電圧によりドレイン側からホットエレクトロンを注入

フラッシュメモリへの消去　消去－９V ゲート５V ソースドレイントンネル効果により電荷を引き抜く

DRAM（DynamicRAM) • 記憶はコンデンサ内の電荷によって行う • リフレッシュ、プリチャージが必要 • ２５６Mbit/Chipの大容量 • 連続転送は高速 • SDRAM（SynchronousDRAM）の普及

Raw Address Column Address DRAMの構造ＭｅｍｏｒｙＣｅｌｌ Sense　ＡｍｐＤａｔａ　ＳｅｌｅｃｔｅｒＩ／Ｏ　Ｂｕｆｆｅｒ

列行有効ＤＲＡＭの基本的な利用法アドレス RAS CAS データ

DRAMの記憶部分 D W 記憶用コンデンサ基準用コンデンサ

D＝H W＝H Hレベルの書き込み記憶用コンデンサ基準用コンデンサ

D＝L W＝H Lレベルの書き込み記憶用コンデンサ基準用コンデンサ

Hレベルの読み出し D W＝H レベルの変化が少ない記憶用コンデンサ基準用コンデンサ

Lレベルの読み出し D W＝H レベルの変化が大きい記憶用コンデンサ基準用コンデンサ

DRAMアクセスの特徴 • 破壊読出しなので、書き戻しが必要 • 微小電位を検出するセンスアンプが必要 • 基準コンデンサを充電するためのプリチャージ時間が必要 • ほっておくと電荷が放電してしまうので、リフレッシュが必要 SRAMに比べて使い難い

DRAMのまとめ • SRAMの4倍程度集積度が大 • 使い難いが、連続アクセスは高速 • 転送はますますパケット化する傾向にある • 同期DRAM • Rambus型DRAM

メモリデバイス　内部構造と実例