1 / 18

Architektura a vývoj PC 3.

Architektura a vývoj PC 3. Ing. Vladislav Bezouška, Ph.D. Obrázek převzat z lit. č.1. Architektura 80386. SU- Segmentace. PU- Stránkování. 32bit…4GB 64TB virtuální paměti. Procesor může pracovat ve třech režimech Realný (jako 8086) Chráněný (s virtuální pamětí) Virtuální (V86).

ronli
Download Presentation

Architektura a vývoj PC 3.

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Architektura a vývoj PC 3. Ing. Vladislav Bezouška, Ph.D.

  2. Obrázek převzat z lit. č.1 Architektura 80386 SU- Segmentace PU- Stránkování 32bit…4GB 64TB virtuální paměti • Procesor může pracovat ve třech režimech • Realný (jako 8086) • Chráněný (s virtuální pamětí) • Virtuální (V86) BU- Sběrnice IDU-dekódování instr. IPU-předvýběr instr. 6 paralelně pracujících jednotek EU – provedení instr.

  3. 16 bitů 32 bitů CS EAX SS EBX ECX DS ES EDX FS ESI Sada registrů je rozšířena na 32 bitů GS EDI EBP Přidány další dva selektory ESP V těchto registrech jsou skryty GDTR a LDTR 64 bitů CR0 CR1 CR2 Programátorský pohled na 80386 16 bitů AX EFLAGS BX Stavový registr CX DX SI DI BP SP

  4. OFFSET 32 bitů4G rozsah 64 bitů celkem32 bitů na bázovou adresu232 = 4G paměťového prostoru Limit segmentu 4GB OPERAND BASE BASE ADDRESS 16 bitů celkem13 bitů na index213 = 8k deskriptorů přesun SELEKTOR deskriptor Tabulka deskriptorů 8k položek BASE GDTR nebo LDTR 64 bitů celkem32 bitů na bázovou adresu232 = 4G paměťového prostoru položka tabulky64 bitů deskriptor32 bitů na adresu Princip segmentace80386

  5. 80386 Má k dispozici dvě tabulky deskriptorů GDTR a LDTR Každá tabulka může obsahovat až 8k deskriptorů, celkem tedy 16k deskriptorů Deskriptor obsahuje 32 bitovou adresu  adresace až 4G fyzické paměti po 4G segmentech Celkem lze ovšem adresovat 2*8k*4G  64T virtuální paměti

  6. Virtuální mód 80386 Jedná se o speciální režim procesoru 80386, který je kompatibilní s tzv. reálným módem procesorů 8086! Význam registrů CS, DS, … je opět segment. Na rozdíl od reálného režimů je ve virtuálním režimu aktivní tzv. stránkování paměti! Důvodem pro vznik virtuálního módu u procesoru 80386 bylo přání uživatelů mít možnost využívat i starší MS DOS programy v nových OS, které dokáží využívat všech možností procesoru 80386! Pomocí virtuálního módu se vytvářejí virtuální procesory 8086 uvnitř procesoru 80386!

  7. Stránkování paměti 80386 Lineární adresa 32 bitů Fyzická adresa 32 bitů Stránkovací mechanismus • Každý program si myslí, že má pro sebe souvislou část paměti!Toto usnadňuje multitasking a existenci virtuálního módu! • Speciální virtuální režim umožňuje běh starých programů určených pro reálný mód 8086 současně s programy určenými pro chráněný režim 80286 nebo 80386! Paměť se stránkuje po 4k blocích prostřednictvím dvou tabulek. Obrázek převzat z lit. č.2

  8. CACHE Zápis probíhá při čtení z RAM Architektura 80486 Obousměrná adras. Sběrnice 32bit 64TB virtuální paměti Obrázek převzat z lit. č.1 SU- Segmentace Zpracuje instrukci v jednoum hodinovém taktu! PU- Stránkování CACHE EU – provedení instr. Fronta instrukcí Prefecher 32B IDU-dekódování instr. FPU výpočty (80bit) Mantisa*2exponent Mantisa = 1.XXXXXX BU- Sběrnice IPU-předvýběr instr.

  9. Obrázek převzat z lit. č.2 pipeline Architektura 80486 burs

  10. Testování paritou Super skalární architektura - Pentium • Zvýšení výkonosti o 25% • Podmíněný skok • Nepodmíněný skok V případě nutnosti na sebe instrukce čekají RISC architektura Kontrala zda mohou být instrukce vykonány paralelně Výpočty adres operandů, kontrola skoků, BU - 64bit Burst – dávkový přenos o velikosti 32bytů Obrázek převzat z lit. č.1

  11. Učící se predikční algoritmus který na základě statistického hodnocení větvení programu v minulosti načítá následné instrukce (po skoku). Předpověď skoků Informace o statistice výsledků se umísťují do speciální CACHE paměti. Módy procesoru REÁLNÝ – jako u 386 CHRÁNĚNÝ – jako u 386 VIRTUÁLNÍ – jako u 386 ROZŠÍŘENÝ VIRTUÁLNÍ Při přerušení je možné přesměrování přerušení do jiného módu

  12. Pentium + Nižší napětí 3,3V/2,8(2,9)V Kolik je třeba programátorů Pentia na zašroubování žárovky? 1994 Pentium skandál!!! 1,99990427

  13. Zvýšení externí frekvence • Zvýšení interní frkvence • (uvnitř Procesoru) Pentium - Owerclocking • Nevýhody: • Přehřívání • L2 Cache nepracuje • RAM nepracuje • I/O sběrnice nepracuje • (PCI na ½ systém bus) • Sotware nepracuje

  14. HT +1% trazistorů (instruction buffer..) V 1 taktu přenese 4B Čte se s n/s hranou Pentium - IV chache pro mikrooperace + vlastní prediction u. Pipeline 126 mikroop. součatně Široké chache line Double pumped – zdvojené multiplexované u. Obrázek převzat z lit. č.2

  15. Skříň PC • Konfiguraci skříně volíme: • podle počtu komponent ktré bude obsahovat • Podle typu prostředí – nároky na chlazení, Soft PC • Podle výkonu a typu zdroje

  16. Usměrňovač Zdroj PC Budící trafo Řízení + stabilizace Zpětná vazba Vyhlazený výstup

  17. Zdroj PC Signál spolupracuje se základní deskou při rozběhu zdroje Signál pro základní desku „Napětí OK“

  18. Literatura : [1] Hrázský J.: Mikropočítače a počítače II. Informatorium. Praha, 1996. [2] Messmer H. P., Dembowski K.: Hardware. CP Books. Brno, 2005.

More Related