Sviluppo di componenti per sistemi dedicati tramite EDK: ALU complessa

1. Sviluppo di componenti per sistemi dedicati tramite EDK:ALU complessa Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di laurea di: Valentina Riva Vignola Francesca A.A. 2003/2004

2. Sommario • Premesse • FPGA; • TDF e FFT; • Strumenti software; • Il progetto • Specifica iniziale; • Implementazione • Interfaccia; • Interrupt; • Driver; • Test Effettuati • Velocità del componente; • Occupazione della FPGA; Valentina Riva - Francesca Vignola

3. FPGA • FPGA, Field Programmable Gate Array • Particolare tipo di dispositivi programmabili • Vantaggi • Riconfigurabilità; • Flessibilità; • Costi; • Utilizzo • Prototipi, Test; Interconnessioni Celle I/O CLB Valentina Riva - Francesca Vignola

4. Connessione JTAG Virtex II Pro xc2vp7 ff896 -5 Display 7-segmenti Porta Seriale LED Virtex II Pro Evaluation Kit Valentina Riva - Francesca Vignola

5. DFT vs FFT Trasformata discreta di Fourier N0 numero di campioni x[n]sequenza di campioni • TDF: complessità di calcolo 8N02 ; • FFT: complessità di calcolo N0/log2N0; Valentina Riva - Francesca Vignola

6. File contenuti nel progetto Editor di testo Strumenti di sviluppo Integrated Software Environment Valentina Riva - Francesca Vignola

7. Barra degli strumenti File del progetto Componenti del progetto Output dei comandi eseguiti Embedded Development Kit Valentina Riva - Francesca Vignola

8. Filtro Sbiancante Dispositivo che effettua la stima di canale e l’operazione di sbiancamento del rumore Effettua la stima di canale e calcola la matrice RNN necessaria per ottenere il filtro sbiancante Valentina Riva - Francesca Vignola

9. Addsub_clocked x = (a + wb) wb=(brwr− biwi)+ j(biwr+ brwi) Multiplier Addsub Shift Mux Implementazione (1) Valentina Riva - Francesca Vignola

10. Implementazione (2) BRAM Controller uartlite ILMB MB OPB BRAM gpio DLMB BRAM Controller Alu Valentina Riva - Francesca Vignola

11. Interfacciamento con il Bus • Peripheral Select : • Abilita la periferica ai segnali provenienti dal Bus; • Permette di definire le principali funzioni che consentono alla periferica di funzionare una volta connessa al Bus; Valentina Riva - Francesca Vignola

12. Spazio di indirizzamento • Base Address e High Address delimitano lo spazio di indirizzamento della ALU in memoria. • Spazio inutilizzato a causa di una limitazione di EDK che consente di assegnare zone di memoria alle periferiche multiple di 256 byte. Valentina Riva - Francesca Vignola

13. Gestione interrupt • Interrupt : segnale che una periferica manda alla CPU per richiedere la sua attenzione; • Gestione degli interrupt in EDK: • Abilitare la periferica a generare il segnale (livello di sensibilità, livello di priorità); • Collegamento dei segnali; • Funzione di gestione dell’interrupt; Valentina Riva - Francesca Vignola

14. Definisce quali librerie utilizzare Utilizza il file MDD per customizzare i driver Implementazione delle funzioni Dichiarazione delle funzioni Device Driver Applicazione utente • Punto di collegamento tra la parte software e la parte hardware; Device Driver IP core (hardware) Valentina Riva - Francesca Vignola

15. Massima frequenza: 70.731 MHz: Occupazione della FPGA: 19% di Slice; 6% di Flip Flop; 17% di LUT a quattro ingressi; 34% di moltiplicatori a 18 bit; Prestazioni e occupazione della FPGA Valentina Riva - Francesca Vignola

16. FINE PRESENTAZIONE Valentina Riva - Francesca Vignola