1 / 36

NRS

NRS. NAMENSKI RAČUNARSKI SISTEMI PART 4. Autor : Nenad Jovičić. Projektni zadatak 3.

tayte
Download Presentation

NRS

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. NRS NAMENSKI RAČUNARSKI SISTEMI PART 4 Autor: NenadJovičić

  2. Projektnizadatak 3 Napisati C projekatza razvojni sistem RS-MSP430F449 kojiobezbeđuje kontinualnu akviziciju signala sa naponskog kanala A4. Najviših 4 bita rezultata konverzije se ispisuju na sedmosegmentni displej u hexadecimalnom formatu (0-F). Osim toga, rezultat konverzije se koristi za određivanje Duty-cycle-a PWM signala koji se generiše pomoću tajmera B. Učestanost konverzije je 2 Hz i određena je tajmerom A.

  3. Opis hardvera

  4. Funkcionalni hardverski model

  5. Algoritam

  6. Program

  7. ADC12 • 12-bitni AD konvertor sa sukcesivnim aproksimacijama • Do 12 nezavisnih externih kanala • Poseban kanala za interni temperaturni senzor i eksternu naponsku referencu • Maksimalna brzina konverzije do 200ksps • Softverski kontrolisano SH kolo • Dve interne ili eksterna naponska referenca • 16 nezavisnih baferskih registara • Prekid sa brzim dekodovanjem izvora prekida

  8. ADC12

  9. ADC12 Funkcionisanje • Konvertujeulazninapon u opseguVref- do Vref+posledećojformuli: • Start konverzijemoguperiodičnozadavatimodulitajmer_Aitajmer_B, ili se možedirektnozadatiupisomodgovarajućeg start bita u kontrolniregistar • Na raspolaganju je 16 registarazačuvanjerezultatakonverzije. Uzsvakiregistarmožeda se asocira bilo koji kanal.

  10. Zadavanjekonverzije • Jedan način kontrole je softversko podešavanje trajanjasamplingperioda. • Drugi način je direktna kontrola sa SHI signalom.

  11. Modovi konverzije

  12. ADC12

  13. ADC12

  14. ADC12

  15. ADC12

  16. ADC12 prekidi • 16 prekida asociranih sa ADC12IFGx flegom koji se setuje kada se u odgovarajući registar upiše rezultat konverzije • Prekid asociran sa ADC12OV flegom koji se događa kada se u neki od baferskih registara ADC12MEMx upisuje novi rezultat pre nego što je stari pročitan • ADC12TOV prekid koji se događa kada se inicira nova konverzija pre nego što je tekuća završena

  17. ADC12 prekidi • Svaki od 18 izvora prekida je moguće individualno maskirati • Iako postoji samo jedan prekidni vektor za sve ADC12 prekide, korišćenjem generatora prekidnog vektora ADC12IV u kome je kodiran jedan od 18 flegova koji izazivaju prekid lako se realizuje grananje u prekidnoj rutini

  18. Tajmer A • Tajmer A je 16-bitni tajmer sa nekoliko capture/compare blokova, čiji broj varira kod različitih predstavnika familije od dva do sedam

  19. Modovi rada brojača TAR

  20. Brojač na gore • Po dostizanju vrednosti TACCR0 setuje se CCIFG fleg a pri resetovanju brojača na 0x0000 setuje se TAIFG fleg

  21. Free running brojač • Ovaj način brojanja u CAPTURE modu tajmera je pogodan za generisanje signala različitih učestanosti

  22. UP/DOWN brojač

  23. COMPARE mod tajmera A • COMPARE mod se koristi za generisanje PWM-a i signala različitih učestanosti. Svako izjednačavanje vrednosti brojača TAR sa vrednošću u TACCRx registru setuje odgovarajući TACCRx CCIFG fleg Svaki CC blok može da radi u CAPTURE ili COMPARE modu. To je određeno bitom CAP u kontrolnom registru TACCTLx

  24. Izlazna jedinica • Svaki CC blok sadrži izlaznu jedinicu koja se koristi za generisanje signala kao što je PWM • Izlazna jedinica može da radi u osam različitih modova

  25. Primer rada izlaznog bloka za brojač u modu brojanja na gore

  26. Primer rada izlaznog bloka za brojač u UP/DOWN modu brojanja

  27. Tajmer A

  28. Tajmer A

  29. Tajmer A

  30. Tajmer A

  31. Prekidi tajmera A • Dva prekidna vektora su povezana sa tajmerom A: • TACCRO vektor za TACCR0 CCIFG fleg • TAIV vektor za ostale CCIFG flegove i TAIFG • U CAPTURE modu CCIFG fleg se setuje kada se na spoljnji događaj registar TACCRx napuni vrednošću brojača TAR • U COMPARE modu CCIFG fleg se setuje kada vrednost brojača TAR dostigne vednost u TACCRx registru • TAIFG fleg se setuje kada vrednost brojača TAR dostigne 0x0000 • Unutar TAIV prekida se poliranjem određuje koji je događaj izazvao prekid

  32. Registar prekidnih vektora

  33. Primer prekidnih rutina tajmera A

  34. Tajmer B Vrlo sličnih karakteristika kao i tajmer A. Ima više CC jedinica i mogućnost sinhronog upisivanja.

  35. Tajmer B

  36. Pristup preko prekida

More Related