L37: Lower Power CDMS searcher

1. L37: Lower Power CDMS searcher 1998. 6.7 성균관대학교 조 준 동 교수 http://vada.skku.ac.kr

2. Low Power CDMA Searcher Project 과제명: IS-95기반의 DS/CDMA 시스템 Co-design 기법을 이용한 저전력 설계 개발기간: 1999.3.1 - 2000.2:28 (12개월) 개발 목적 및 방법: CDMA 단말기에 사용하기위한 MSM (Mobile Station Modem) 칩의 탐색자 (Searcher Engine)에 대한 RTL수준 저전력 설계 구현. 동작 주파수 : 12.5MHz Data flow graph를 사용하여 rescheduling, pre-computation 및 strength reduction, Synchronous Accumulator를 이용한 저전력 설, area와 power를 각각 최대 67.68%, 41.35% 감소 시킴. H/W and S/W Co-design 기법 적용 • San Kim and Jun-Dong Cho, “Low Power CDMA Searcher”, CAD and VLSI Workshop, May. 1999. • Inki Hwang, San Kim and Jun-Dong Cho, “CDMA Searcher Co-Design”, ASIC Workshop, Sep. 1999.

3. 목차 1. 서 론 2. 탐색자 (Searcher) 3. Rescheduling 및 Strength Reduction 4. Pre-computation을 이용한 저전력 설계 5. Synchronous Accumulator를 이용한 저전력 설계 6. 실험 결과 및 결론 7. Hardware/Software Co-design 8. Future Work 9. 참고 문헌

4. 서론 • 이동 통신 시스템 및 portable 시스템의 발달로 저전력 ASIC 설계의 중요성이 대두되고 있음. • 이동 단말기 설계에 있어서 저가격화, 소형화, 저전력 소모 및 신뢰성 향상등이 중요한 문제임. • IS-95기반의 DS/CDMA cellular 및 개인 이동 통신 서비스용 시스템의 단말기에 사용하기위한 MSM(Mobile Station Modem) 칩의 탐색자 (Searcher Engine)에 대한 RTL수준 저전력 설계 구현을 제안. • Data flow graph, strength reduction, rescheduling, pre-computation을 사용. • SynopsysTM tool을 사용하여 설계.

5. 탐색자 (Searcher) • IS-95 기반의 DS/CDMA 시스템에서 기지국에서 전송하는 파일롯 채널을 입력으로 하여, 초기 동기를 획득하는 장치 • 탐색자 (Searcher)의 종류 • 확인 절차 : Single Dwell, Double Dwell, Triple Dwell • 역확산 과정 : 상관기를 사용하는 방식, 정합필터를 응용한 방식 • 상관기를 사용한 직렬 탐색 및 Double Dwell 방식을 사용함. • 국부 (단말기) PN 코드 발생기 • 15개의 register를 사용하여 생성. • 생성 다항식

6. Searcher (Using a Common Double Dwell Method) • CDMA 시스템의 송수신간의 정확한 PN부호의 동기를 위한 초기 동기 포착 과정.

7. Operation Flow • 기지국에서 전송하는 파일럿 채널을 단말기에서 발생된 PN부호열과 역확산 과정 수행. • 역확산된 결과를 동기 누적 횟수 Nc만큼 누적한 후 에너지 계산 과정을 거침 (제곱 연산). • 에너지 계산 결과값들은 첫번째 임계치( )와 비교하여 초과할 경우 뒷 단에서 비동기 누적(Nn) 수행. • 그렇지 못할 경우 PN부호열을 한 칩 빨리 발생시키고 입력되는 신호에 대하여 앞의 과정을 반복. • 비동기 누적을 거친 결과값을 두번째 임계치( )와 비교. • 를 초과하면 탐색 과정을 종료하고, 그렇지 않을 경우 PN부호열을 한 칩 빨리 발생시키고 앞의 과정을 반복.

8. Data Flow Graph of Searcher Operation • 동기 누적단 • 덧셈 과정 4회 • 에너지 계산단 • 곱셈 과정 2회

9. Rescheduled Data Flow Graph • 동기 누적단 • Carry Save Adder (or 3 Iinput ALU) 사용 • 임계치 비교 • Pre-computation 적용 • 에너지 계산단 • Data Flow 순서를 변화하여 곱셈 과정을 줄임

10. Pre-computation • Power saving • Reduces power dissipation of combinational logic • Reduces internal power to precomputed registers • Cost • Increase area • Impact circuit timing • Increase design complexity • number of bits to precompute • Testability • may generate redundant logic

11. Pre-computation • Precomputation for external idleness : M. Alidina, 1994 • A comparator example : Shrinivas Devadas, 1994

12. Low Power Comparator • YI와 YQ의 MSB는 절대값의 signed bit이며, 모두 ‘0’임. • MSB를 제외한 상위 2bit를 이용하여 pre-computation을 실시. • Pre-computation의 결과에 의해 |YI|와 |YQ| 중 큰 값을 선택. • 임계치 θ1과 비교시 comparator대신 multiplexter를 사용.

13. Three Input ALU ( Ovadia Bat-Sheva, 1998 ) • The three input ALU consumes much less power than an ALU and an ASU • A drawback of using a 3IALU is the added complexity in calculating the carry and overflow.

14. Lower Power Data Flow Graph • 동기누적단 • Counter와 adder로 구성. (Syn_acc_Logic단) • 전체적인 덧셈 과정을 줄임

15. Synchronous Accumulator를이용한 저전력 설계 • 동기 누적 횟수 Nc를 128회로 할 경우 12bit adder가 필요. • 동기누적단의 입력값을 2의 배수와 나머지 1로 표현하면, 10bit counter와 9bit counter로 adder를 대치 할 수 있음. • 12bit adder를 사용할 경우 하나의 입력에 대해 4bit의 data bit transition이 발생하며, counter를 사용할 경우 3bit의 data bit transition이 발생함.

16. Syn_acc_Logic • 동기누적단 • Input : 4 bits • Mux,Counter를 사용하여 M과 N을 계산 • Shifter와 adder를 사용하여 전체 누적된 값을 계산

17. 실험 결과 및 결론 • IS-95기반의 DS/CDMA 시스템의 단말기에 사용하기위한 MSM (Mobile Station Modem) 칩의 탐색자 (Searcher Engine)에 대한 RTL수준 저전력 설계 구현. • 동작 주파수 : 12.5MHz • Data flow graph를 사용하여 rescheduling, pre-computation 및 strength reduction등을 적용하여, area와 power를 각각 최대 67.68%, 41.35% 감소 시킴.

18. 실 험 결 과 • Area 및 Power 비교 • 개선율 비교