130 likes | 331 Views
Rete RSA. Schematico per l’orale di Reti Logiche. Descrizione. La Rete asincrona gestisce l’innesto e lo scollegamento del motore dalle ruote di una macchina, ed un suono d’errore se l’operazione non viene eseguita in modo corretto.
E N D
Rete RSA Schematico per l’orale di Reti Logiche
Descrizione La Rete asincrona gestisce l’innesto e lo scollegamento del motore dalle ruote di una macchina, ed un suono d’errore se l’operazione non viene eseguita in modo corretto. Il sistema ha come ingresso 3 segnali: Frizione, Avanti e Retro, e come uscite: Suono e Motore. La rete si comporta come un veicolo qualsiasi: • Al premere della frizione (F=1) e poi all’inserimento di una marcia (A=1 o R=1), il motore si collega non appena si rilascia la frizione; • Se si inserisce o disinserisce una delle marce senza premere la frizione parte un suono che non smette fintanto che la rete non sente la sola frizione inserita (con nessuna marcia) ed il successivo inserimento di Avanti o Retro; • Si suppone che la macchina si accenda, e resetti, in folle;
Diagramma degli Stati (Moore) 000 Ordine variabili d’ingresso: Frizione, Avanti, Retro; Ordine variabili d’uscita: Suono, Motore; A,00 001 010 000 100 101 100 110 110 101 010 001 100 B,00 F,01 E,00 C,00 D,01 010 101 001 100 110 000 000 000 X,10 110 000 101 000 010 100 001 001 010 Z,10 Y,10 001 010 100 110 100 J,10 101 110 101
Le semplificazioni possibili sono: AB (Uscita 00) stato: 000 CE (Uscita 00) stato: 001 DF (Uscita 01) stato: 011 Y (Uscita 10) stato: 010 XJZ (Uscita 10) stato: 100 Semplificazione degli Stati
Sintesi S0 = A S0 + R S0 + A !S1 !S2 F + R S1! S2 F S1 = S0 !F + !A !R F S2 + !A !R S1 !S2 S2 = !S0 S1 !F + A !S0 !S1 !F + R !S0 !S1 !F + !S1 S2 Suono = S2 + !S0 S1 !S2 Motore = S0 S1 !S2
Test di simulazione • stim_proc: process • begin • wait for 10 ns; • Reset <= '0'; --Fine Reset di Sistema • wait for 40 ns; • F <= '1'; wait for 10 ns; • F <= '0'; wait for 10 ns; • F <= '1'; wait for 10 ns; • A <= '1'; wait for 10 ns; • A <= '0'; wait for 10 ns; • A <= '1'; wait for 10 ns; • F <= '0'; wait for 10 ns; -- Inserita correttamente la marcia A • wait for 50 ns; • F <= '1'; wait for 10 ns; • F <= '0'; wait for 10 ns; • F <= '1'; wait for 10 ns; • A <= '0'; wait for 10 ns; • R <= '1'; wait for 10 ns; • R <= '0'; wait for 10 ns; • R <= '1'; wait for 10 ns; • F <= '0'; wait for 10 ns; -- Inserita correttamente la marcia R • wait for 50 ns; R <= '0'; wait for 10 ns; -- Suono attivo
Test di simulazione (2) • wait for 50 ns; • R <= '1'; wait for 10 ns; • R <= '0'; wait for 10 ns; • A <= '1'; wait for 10 ns; • A <= '0'; wait for 10 ns; • R <= '1'; wait for 10 ns; • F <= '1'; wait for 10 ns; • F <= '0'; wait for 10 ns; • R <= '0'; wait for 10 ns; • F <= '1'; wait for 10 ns; • A <= '1'; wait for 10 ns; -- Suono disattivo • wait for 50 ns; • F <= '0'; wait for 10 ns; -- Inserita correttamente la marcia A • wait for 50 ns; • F <= '1'; wait for 10 ns; • A <= '0'; wait for 10 ns; • F <= '0'; wait for 10 ns; -- Folle (Marce disinserite e motore staccato dalle ruote) • wait; • end process;