1 / 19

Architettura degli elaboratori

Architettura degli elaboratori. Applicazioni di rete. Software applicativo. software. Software di sistema. Linguaggio Assembler. Nostro livello di interesse. Livelli crescenti di astrazione. Instruction set architecture. Organizzazione del computer. Progetto di VLSI/circuiti/logica.

calvin-michael
Download Presentation

Architettura degli elaboratori

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Architettura degli elaboratori

  2. Applicazioni di rete Software applicativo software Software di sistema Linguaggio Assembler Nostro livello di interesse Livelli crescenti di astrazione Instruction set architecture Organizzazione del computer Progetto di VLSI/circuiti/logica hardware Progetto del dispositivo Fisica del semiconduttore/materiali

  3. Modello base di architettura informatica Central Processing Unit (2) CPU legge le istruzioni ed i dati dalla memoria, esegue le istruzioni e scrive i risultati in memoria (1) programma caricato in memoria Input/ Output Memoria (3) Risultati in output dischi tastiera/mouse rete Ecc.

  4. Microprocessore ABUS Unità di controllo Unità di decodif. istruz. Unità di gestione indirizzi Unità di gestione BUS DBUS CBUS ALU Registri UNITA’ ESECUTIVA

  5. Fetch Esecuzione Decodifica F D E F D E F D E F D E t i + 1 i + 2 i + 3 i -1 i Istruzione i-esima

  6. ALU Clock interno e di sistema Interfacciaverso BUS 2 GHz Registri 100MHz

  7. Migliorare Le prestazioni! • Disaccoppiare i bus di sistema (BIU) dalla cpu mediante buffer: • Coda di prefetch • cache • Aumentare il parallelismo di esecuzione: • Pipeline • Architettura superscalare

  8. F D E t i -1 i F D E i + 1 F D E i + 2

  9. Architettura IA-16 e IA-32 • IA-16 • Indirizzamenti su 16 bit (offset) • Registri 8, 16 bit • Nativa su 8086 e 286 • IA – 32 • Indirizzamenti su 16, 32 bit (offset) • Registri 8,16,32 bit • Nativa su 386,486, pentium

  10. Architettura IA-32 PROTECTED MODE È il modo nativo del pentium in cui tutte le funzionalità architetturali sono disponibili Ambiente di Windows NT, 2000, xp REAL MODE Realizza la modalità 8086 in modello IA – 16 Ambiente di MS-DOS È attivo all’avvio del processore

  11. Architettura IA-32 VIRTUAL 8086 MODE Emulazione in modo protetto dell’ambiente real IA-16 Impiegato in Win per emulare su più task il mondo DOS

  12. Microprocessori INTEL 80x86 1993 Pentium MIPS: 100+ (66 MHz) Transistors: 3.000.000+ 1989 80486 MIPS: 41 (50 MHz) Transistors: 1.200.000 1985 80386 MIPS: 11 (33 MHz) Transistors: 275.000 IA _ 32 1982 80286 MIPS: 3 (12 MHz) Transistors: 134.000 1979 8088/8086 MIPS: 0.33 (5 MHz) Transistors: 29.000 IA _ 16

  13. Microprocessori INTEL 80x86 ITANIUM - IA 64 2000 Pentium IV 32/64 bit – 3 GHz Transistors: 50.000.000 1998 Pentium II 32 bit - 450 MHz Transistors: 7.000.000+ IA _ 32 1995 Pentium PRO 32 bit - 200 MHz Transistors: 7.000.000+ 1993 Pentium 32 bit - (166 MHz) Transistors: 3.000.000+

  14. ARCHITETTURA BASE DI UN PC

  15. Il modello PC M Memoria (DRAM, ROM) Control chip (interr., dma) Processore (CPU, NPU) 8259 8237 8250 6845 8255 8254 nP765 Parallel Port control Timer UART SLOT

  16. Microprocessore CPU istruzioni operandi L1 I-cache L1 D-cache L2 cache Bus Memoria Input/ Output dischi tastiera/mouse rete ecc.

  17. Architettura del PC Coproc clock Cache (L1) CPU Host bus BUS veloce (AGP) DRAM Cache (L2) BUS veloce (PCI) LAN BUS lento (ISA)

More Related