RF POWER AMPLFIERS (2)

1. RF POWER AMPLFIERS (2) MihaiAlbulet윤석현

2. 2.4 Bias Circuit -서론- • RF bias 회로에서 Class A, Class AB 는 선형작동. • Bias Circuit 의 필요 요건은 재현성, 적응력, 온도 안정성을 포함한다. • 보통, minimum IMD 는 peak collector current 1to 10 % 의 Quiescent collector current 가 요구된다. • BJT 와 MOSFET 은 공통적으로 emitter resister 이 부재. • Small signal amplifiers 이고 quiescent point 보장한다. 하지만 RF PA 에서 사용되는것이 회피된다. 극단적으로 안정적인 RF decoupling 을 emitter(or source) to ground 에서제공하는 것이 힘들다.

3. Bias Circuit for BJTs

4. Bias Circuit for BJTs • Low impedance voltage source 제공하기 위해 clamping diode 사용 • 큰 값의 capacitor 는 AC impedance 제거 위해 diode 사이에 연결 • Quiescent current 는 R 에 의해 조정 할수 있다. • Diode 와 RF transistor 사이의 DC 특성 유사함. • 주요 단점은 낮은 efficiency • Fig 2-20 에서 보면 다이오드 순방향 전류 흐르고 R 에서 파워 소모 • 이런 단점 극복 위해 clamping diode 적용한 emitter follower 사용.( Fig 2-21 참조)

5. Bias Circuit for BJTs • 완전한 temperature tracking 을 위해 diode 와 RF power transistor 은 유사한 DC parameter 가져야 함. • 유사한 parameter 의 문제는 byistor로 해결 가능하며 값은 차이를 가지는 small signal resistor 포함. (Fig 2-21) • Additional variable resistor 은 RF transistor 의 quiescent collector current 의 수정은 참작하기 위해 요구됨.

6. Bias Circuit for BJTs

7. Bias Circuit for BJTs • Bjt의 간단한 bias source 는 Fig 2-22 • L 은 Q의 collector inductance (RF choke) • C2 는DC –supply decoupling 보장. Fig 2-22(a) • RF transistor 의 collector current 가 증가하면 R 에 voltage drop 증가, Q1 의 Vbe감소. ->Q1 의collector current 감소 원인 • 그 결과 Q 의 베이스 전류 감소, Q 의컬렉터 전류 고정. Fig 2-22(b) • Vz높은 값 선택하면 R 에서소모되는 파워 증가. • R2 는 Q1 에서 소모되는 파워 제거하는데 사용.

8. Bias Circuit for BJTs • Bjt에서 class C 는 zero bias 사용 • RF choke 는 ground 연결 -> Vbe = 0 • Negative bias voltage 는 class C 회로에서 conduction angle 제거와 collector efficiency 향상에 사용.

9. Bias Circuit for MOSFET • Fig 2-24 는 간단한 bias 회로 • Gate bias voltage 값은 zener diode D 에 의해 제공. • RG 는 signal source impedance matching 과 amplifier stability 향상 위해 사용.

10. Bias Circuit for MOSFET • Quiescent drain current (I DQ) 는 thermistors와 resistor 로 성취 가능. • MOSFET 의 문턱전압은 온도가 1mV 증가 할수록 감소. • 반면에 MOSFET 의 transconductance는 온도가 증가 할수록 감소. 종합적 영향에서 I DQ 값이 더 낮아지면 gate bias voltage 는 negative 하게됨 -> 해결방법은 negative temperature coefficient(NTC) thermistor사용 .

11. Bias Circuit for MOSFET • Fig 2-25 에서 gate bias 의 온도 상수는 R1 과 R3 의 비율로 적용. • 하지만, 대부분의 MOSFET 데이터 시트는 전형적인 특성들에 의해 제공되며, parameter 의 중요한 변화는 단위 에 의해 제공된다. (예를 들어 transconductance는 100% 보다 더 다양하게 변한다.)

12. Bias Circuit for MOSFET • IC voltage regulator 은 MOSFET 을 바이어싱 하기 위해 사용된다. • 2가지 장점 • Low source impedance • Goo bias voltage regulation against changes in the power supply voltage • R5, R6 의 비율이 temperature coefficient; R4 는 bias voltage

13. Bias Circuit for MOSFET • Fig 2-27 은 MOSFET biasing 을 위한 closed loop system • 주요 장점은 MOSFET 특성에 관계 없이 자동적이고 정확한 온도 보상이다. 게다가 이 회로는 thermistor을 필요하지 않는다. • Quiescent drain current I DQ 은 R8 에 의해 설정. • V dc 는 stable voltage source, stable voltage reference 는 동작 amplifier IC1 의 negative input 에 적용된다. • R1 을 가로지르는 voltage 는 I DQ 의안정을 요구하는 feedback 을 보장하는 IC1의 positive input 에 제공된다. • R5, R6, D1 은 IC1의 output 의 full voltage swing을보장하기 위한 이상적인 범위( 0.5%) 내 에서 gate의 bias voltage 의 변화를 보장하기 위해 선택된다. • Large voltage swing 은 voltage controlled resistor 로써 역할을 하는 T1 의 gate 에 negative bias 를제공하기 위해 요구 된다.

14. Bias Circuit for MOSFET

15. Bias Circuit for MOSFET Class C 의 경우 • MOSFET 를 사용하는 class c amplifier 는 zero gate bias 에서 작동된다. • 하지만 이 경우 input bias voltage amplitude는 threshold voltage 를 극복하기 충분할 전도로 높다. • Collector efficiency 는 충분할 정도로 높다. 그러나 power gain은 낮다. • 결과적으로 positive gate bias voltage 는 Class c 회로에서 power gain 을 증가 시키기 위해 적용된다.

16. 2.5 Large Signal Parameters • Small signal low-frequency amplifier 는 transistor 를위한 equivalent circuit 의 형식으로 사용된다. • 그러나 이 회로는 equivalent circuit 의 파라미터 모델을 측정하기 어렵다. 극히 드물게 사용된다. • 대부분의 일반적인 RF small signal amplifier design procedure 은 small – signal two port parameters( y- or s- parameters) 에 기초한다. • BJT 에서 small and large signal parameter 의 비교표

17. BJT 에서 small and large signal parameter 의 비교표 • 상당한 변화가 input impedance 에서 발생. • Output 저항과 power gain 은 상당한 차이 • 이것은 small signal parameters 가 high power application 에서유용하지 않음.

18. Practical use is limited by factor • 1. large signal parameter 는 small signal s-parameter 보다 정화히 측정하기 어려움 .특히 high power device 에서 • 2.Large signal s- parameter 의 사용이 성공적이라는 증거 없다.

19. RF design technique • RF power transistor 은 load pull 기술에 의해 특성화됨. • 대부분의 popular RF PA 디자인 기술은 large signal input and output Impedance 에 기초하고 있다. • Large signal input and output impedance 는특정 frequency, DC supply voltage, output power 에서 matching amplifier 에 의해작동된 transistor terminal impedance 로 언급된다. • 특정 frequency, DC supply voltage, output power 외 에도 temperature ,input power, bias voltage or current, harmonic current level 도 고려됨.

20. RF design technique • 추가적으로 two factor 고려. 1.Term impedance 는 sinusoidal signal 에서 중요성을 가짐. 하지만, input and output signal 은 sinusoidal 이 아님. Current 와 voltage 의 fundamental components 는 large signal Impedance 가 정의 될때 사용. 2.Term output Impedance 는 small signal amplifier 에서 사용된 Term output Impedance 와의 차이 때문에 잘못 알 수 있다.

39. RF transistor 의 특성 • Fig 2-28 ~ 2-45 까지 RF transistor 의 데이터 시트 특성 보여줌 a. 데이터 시트 는 active device의 power gain 과 efficiency 에 대한 정보 포함 b. Large signal impedance 는 이와 같은 형식으로 나타남. .주파수 형식의 Series resistance – reactance components (fig 2-31, 2-32,2-37,2-38). 저주파에서 series resistance-capacitance 성분은 series resistance-reactance 성분으로 대체. c. 중요한 차이는 같은 transistor의 Class B 와 class AB 사이에서 관찰 d. Class C 에서 작동되는 RF transistor 의 Large signal parameters은 common emitter configuration 으로 주어짐. 이미터는 직접적으로 ground 에연결, base는 RF choke나 input matching network 의 inductor 요소로 ground 됨. Conduction angle, power gain, collector efficiency 가 변할 뿐만 아니라, Transistor 의 large signal impedance 를 변화 시킴

40. RF transistor 의 특성 e. HF 와 VHF transistor 의 large-signal impedance 는 collector load resistance information 없이 publish 됨. f. Input output matching networks 의 Harmonics current level 은 Large signal impedance 에 중요한 영향을 미친다.

41. 2.6 Narrowband Matching Network • Impedance matching 은 load impedance ZL 과 signal source 부분의 impedance Z 로 구성. • 인피던스Z 는 maximum power 를 load로 전달하는 것과 maximum efficiency or power gain, minimum distortion 을 보장한다. • Signal source 의 optimal working impedance 는 source impedance의 복잡한 conjugate matching 에 따라 달라진다.

42. Lumped Element Narrowband Matching Network • Lumped element narrowband matching network 의 디자인 분석. 대표적으로 resistance의 series combination 과 parallel combination 이 있다.

43. Two-reactance Matching Network • 간단한매칭 네트워크 L circuit

44. Two-reactance Matching Network • Fig 2-49의 parallelRL ,XC 를 series RL’, Xc’ 로 변환

45. Two-reactance Matching Network • 매칭된 임피던스의reactive component 을 처리하는 일반적인 과정. a.적절한 매칭 회로 조합 선택. -> 매칭된 임피던스 적절한 형태로 변환. b. Reactive component 무시. -> Resistive termination 고려하여 매칭 회로 디자인. c.최종적으로 reactive component 고려.

46. Graphical approach to matching network(Two-reactance Matching Network) • 수학적인 접근 • 스미스 차트 이용. • Series 와 parallel 결합

47. Graphical approach to matching network(Two-reactance Matching Network)

48. Graphical approach to matching network(Two-reactance Matching Network) • The load impedanceZL =(50+j25) Ω은 스미스 차트 A point –normalized impedance ZA=(1+j0.5) (Z0=50 Ω) . Normalized admittance YA = 0.8-j0.4 . • Input impedance Z=(15+j15) 은 스미스 차트 B point Normalized impedance ZB = (0.3+j0.3 ) (Z0=50 Ω) Normal input admittance YB = 1.67-j1.67 Capacitive susceptanceload 에 parallel 한 matching 회로로 적용 결과적으로 conductance circuit g=0.8 을 따라 A 점 라인 이동 Resistive circuit r=0.3 을 따라 이어전 B 점 라인과 겹쳐짐 -> C point , Zc = 0.3-j0.53 , Yc = 0.8+j1.42

49. Graphical approach to matching network(Two-reactance Matching Network) • 매칭 회로의 Series inductance 는 C 부터 B 로 positive reactance 변화 (from -0.53 to 0.3) 즉Denormalizing value XL=0.8*50 = 41.5Ω ,L= XL/2πf =660 nH 매칭회로의parallel capacitance 는 A 로부터 C 까지 positive reactance 변화 (from -0.4 to 1.42) 즉Denormalizing value Yc는 1.82*0.02=0.0364S , C= Yc/2 πf = 579 PF 즉 앞의 과정을 통해 임피던스매칭을 시켜주는 L 과 C 값을 스미스 차트를 통해 구해준다

50. Tree – Reactance Matching Network • 이전 L matching network 의 단점. • 디자인 문제가 매칭임피던스 결합으로 해결되지 못함. • 얻어진 값들이 비 실용적. 캐패시터, 인덕터 의 값이 너무 크거나 작다. • 디자인이 유연하지 못하다. Tree – Reactance Matching Network는 널리 사용됨. 간단하면서도 유연함 제공.