1 / 33

Microprocesseur famille 68'000 Interface matériel

Microprocesseur famille 68'000 Interface matériel. Architecture générale d’un système informatique Signaux de mémoires EPROM RAM Signaux du processeur 68000 Réalisation d’un système simple. Bus d’adresse. Mémoire(s). Entrées Sorties. MicroProcesseur. Bus de contrôle.

dorie
Download Presentation

Microprocesseur famille 68'000 Interface matériel

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Microprocesseur famille 68'000Interface matériel Architecture générale d’un système informatique Signaux de mémoires EPROM RAM Signaux du processeur 68000 Réalisation d’un système simple RB - 2002

  2. Bus d’adresse Mémoire(s) Entrées Sorties MicroProcesseur Bus de contrôle Bus de données Architecture d’un système informatique A23..A0 Décodeur Programme Données Pile D15..D0 RB - 2002

  3. Bus d’adresse Mémoire(s) Entrées Sorties Mubus MicroProcesseur Bus de contrôle Interface externe Mubus Interface I/O simple Mubus A5..A0 A23..A0 Décodeur /P Programme Données Pile R_/W D15..D0 D7..D0 Bus de données RB - 2002

  4. Lignes d'Adresses A5..A0 Cycle de Lecture Cycle d'écriture Adresse A5..A0 Lignes de ctrl /P R_/W /P R_/W Données D7..D0 Donnée lue Donnée écrite Lignes de données D7..A0 Interface externe Mubus RB - 2002

  5. 0x00 0 0 0 0 0 0 0 0 0x01 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 1 . . . . . . . . 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0x7F 0 1 1 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 Modèle d’une mémoire Adresses Contenu Taille : 2nbr bits d ’adresse x nbr bits de données RB - 2002

  6. 7 0 D0 D0 ..FF PC D1 D1 D2 D2 ..00 AB CD D3 D3 ..01 D4 D4 D5 D5 ..02 D6 D6 AB ..03 D7 D7 CD 100004 A0 A0 ..05 A1 A1 A2 A2 ..06 A3 A3 ..07 A4 A4 Instr A5 A5 ..08 $0010 A6 A6 A7 A7 ..09 $0004 ..0A Accès mémoireEx: Mode d'adressage Absolu Bus d'adresse Bus de données Move.w $100004, D3 RB - 2002

  7. Mémoires classification • Mémoires statiques • Non volatiles ROM • Volatiles RAM • Asynchrone RAM • Synchrone SRAM • Mémoire dynamiques (à rafraîchir) • Asynchrone DRAM • Synchrone SDRAM RB - 2002

  8. Mémoires statiques non volatiles • ROMRead Only Memory • PROM Programmable ROM • EPROM Erasable PROM • EEPROM Electrically Erasable PROM • Flash EPROM Effacement par bloc Le contenu n’est pas perdu lorsque l’alimentation est coupée RB - 2002

  9. Mémoire EPROM Exemple: mémoire 64k x 16 216 mots de 16 bits 128k octets 16 bits = 2 octets RB - 2002

  10. Signaux • CS Chip Select Sélection du circuit • OE Output Enable Autorise la sortie des données • Wr Write Ecriture • Rd Read Lecture • Signaux généralement actifs à « 0 » RB - 2002

  11. Cycle de lecture EPROM • Donnée fournie si /CS et /OE actifs simultanément • Donnée fournie après un temps d’accès RB - 2002

  12. Adresses /CS /OE tacces toff Données Cycle de lecture EPROM RB - 2002

  13. Mémoire RAM Exemple: mémoire 128k x 8 217 mots de 8 bits 128k octets RB - 2002

  14. Cycle de lecture/écriture RAM Ecriture en fin de cycle Lecture, donnée disponible après t accès RB - 2002

  15. Processeur 68000 RB - 2002

  16. Processeur 68000, cycles de transferts • Le processeur est le maître du bus • Le processeur initie les transferts • Bus d’Adresse • Function codes, FC2..FC0 • Signaux de transferts • /AS Adresse Strobe  Validation d’adresse • /LDS Lower Data Strobe  Validation données D7..D0 • /UDS Lower Data Strobe  Validation données D15..D8 • R_/W Read/Write  Lecture si = 1, Ecriture si = 0 • /DTAck Data Acknowledge  Quittance de transferts • Bus de données RB - 2002

  17. Processeur 68000, cycles de transferts RB - 2002

  18. 31 24 23 16 15 8 7 0 1 2 3 4 5 6 7 8 +0 +1 +0 +1 +2 +3 1000 1000 1000 1001 1002 1004 1002 1004 1008 1003 1006 100C Organisation mémoire 68000 Rx Mémoire 8 bits 68008 Mémoire 16 bits 68000/68010 Mémoire 32 bits 68020/30/40/60 Big-Endian • Une adresse est une adresse octet vu du processeur RB - 2002

  19. +0 +1 1000 1002 1004 1006 Organisation mémoire 68000 Mémoire 16 bits 68000/68010 • UDS actif seul sélectionne une adresse paire UDS LDS • LDS actif seul sélectionne une adresse impaire • UDS/LDS actifs sélectionne un doublet • Signaux UDS/LDS remplacent la ligne d’adresse A0 sur le 68000 RB - 2002

  20. Processeur 68000, cycles de transferts lecture Quittance de fin de transfert RB - 2002

  21. Processeur 68000, cycles de transferts lecture Un cycle d ’attente RB - 2002

  22. Processeur 68000, cycles de transferts lecture Accès poids forts RB - 2002

  23. Processeur 68000, cycles de transferts écriture xDS valident les données RB - 2002

  24. Processeur 68000, cycles de transferts écriture RB - 2002

  25. Exemple de conception • Objectif : • Réaliser un petit système informatique avec : • Processeur 68010 • 1 x EPROM 27C1024 : 64k x 16 • RAM 628128 : 128k x 8 • Interface Mubus RB - 2002

  26. Exemple de conception • Méthodologie • Déterminer un plan mémoire du système • Réaliser un schéma bloc • Déterminer les équations du décodeur • Vérifier les timings (pas dans ce cours) RB - 2002

  27. EPROM 64k x 16 :  26 * 210 = 216  16 lignes d ’adresses  0x10’000 mots de 16 bits  0x20’000 octets (Bytes) RAM 128k x 8 :  27 * 210 = 217  17 lignes d ’adresses  0x20’000 mots de 8 bits 2x 0x40’000 octets (Bytes) 1 EPROM sur la largeur du bus de données (16 bits) 2 RAM de 8 bits pour avoir de la RAM sur 16 bits de large Plan mémoire RB - 2002

  28. Signaux de sélection en fonction des signaux du processeur CSEpr = f1 (Adresses, AS) CSRam = f2 (Adresses, AS) P = f3 (Adresses, AS) WrH = f4 (UDS, R_/W) WrL = f5 (LDS, R_/W) OE = f6 (R_/W) Plan mémoire RB - 2002

  29. 7 15 8 0 Plan mémoire OE 0x000000 EPROM 64kx16 • EPROM en 0 pour démarrage CsEpr 0x020000 • RAM, adresse de base multiple de la taille de la zone RAM 0x100000 RamH 128kx8 RamL 128kx8 CsRam • Mubus, choix en 0xFFFF8000(-0x8000) 0x140000 WrH WrL Mubus 64x8 0xFF8000 P R_/W RB - 2002

  30. Schéma bloc RB - 2002

  31. 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (0) 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 1 X X 1 X X X 1 0 X X X X 0 X 0 X 0 X X 0 X X 0 X X X 0 X X 0 X X X X X X X X X X X X X X X X X X X Sélection des adresses • Adresses internes aux mémoires bloquées (x) d Eprom d Ram - Mubus • EPROM : 16 lignes • 0x000000 • RAM : 17 lignes • 0x100000 • Mubus : 6 lignes • 0xFF8000 • Compléter les adresses de base • AdEprom = /A23 * /A22 * /A21 * /A20 * /A19 * /A18 * /A17 • AdRam = /A23 * /A22 * /A21 * A20 * /A19 * /A18 * /A17 • AdMubus = A23 * A22 * A21 * A20 * A19 * ... * A15 * /A14 * .. * /A7 RB - 2002

  32. Equation de sélection RB - 2002

  33. Quittance de transfert Avec délais RB - 2002

More Related