Sviluppo di un’interfaccia Camera Link - FPGA

1. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Sviluppo di un’interfaccia Camera Link - FPGA Anno accademico: 2003/2004 Laureando: Bojan Simoneta Relatore: Chiar.mo prof. Sergio Carrato Sviluppo di un’interfaccia Camera Link - FPGA

2. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Introduzione • Scopo dell’elaborato: realizzare una scheda d’interfaccia tra la telecamera CLinkCam e la scheda XSA50; • Sulla XSA50 è montato un dispositivo logico programmabile FPGA (Field Programmable Gate Array), che elabora le immagini e le visualizza sullo schermo VGA; • Il controllo della telecamera avviene attraverso due linee seriali connesse al PC tramite il connettore RS232. Sviluppo di un’interfaccia Camera Link - FPGA

3. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Schema a blocchi principale Telecamera CLinkCam SCHEDA D’INTERFACCIA Scheda XSA50 (FPGA) Schermo VGA PC Sviluppo di un’interfaccia Camera Link - FPGA

4. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Caratteristiche della telecamera • Interfaccia di comunicazione Camera Link; • Frame rate = 24 immagini al secondo; • Risoluzione dell’immagine = 640 x 480 pixel; • Luminosità pixel quantizzata in 1024 livelli (dimensione pixel = 10 bit); • Controllo seriale tramite 2 linee a velocità 9600 baud; • 1 linea di controllo CC1 per richiedere la visualizzazione di una singola immagine. Sviluppo di un’interfaccia Camera Link - FPGA

5. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica • il segnale di clock (8 MHz); • il segnale di sincronizzazione dei dati DVAL (data valid); Segnali di temporizzazione della telecamera Sviluppo di un’interfaccia Camera Link - FPGA

6. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Segnali di temporizzazione della telecamera • il segnale di sincronizzazione delle linee LVAL (line valid); • il segnale di sincronizzazione delle immagini FVAL (frame valid). Sviluppo di un’interfaccia Camera Link - FPGA

7. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica • Sviluppata da alcune compagnie che producono telecamere digitali; • Si basa sulla comunicazione LVDS (Low Voltage Differential Signaling). Interfaccia standard di comunicazione CameraLink Sviluppo di un’interfaccia Camera Link - FPGA

8. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Segnali LVDS dell’interfaccia Camera Link • 4 segnali per la trasmissione dei dati, 1 segnale di clock. Sviluppo di un’interfaccia Camera Link - FPGA

9. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Tecnologia Channel Link • Serie di integrati prodotti dalla National Semiconductor; • Trasmettitori e ricevitori, che convertono 4 linee LVDS in 28 linee TTL/CMOS e viceversa. Sviluppo di un’interfaccia Camera Link - FPGA

10. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Il connettore MDR26 • Connette la telecamera con la scheda d’interfaccia; • 26 piedini (13 linee LVDS): • 8 piedini per la trasmissione dei dati (4 canali); • 2 piedini per il clock; • 8 piedini per 4 segnali di controllo; • 2 piedini per il segnale seriale verso la telecamera; • 2 piedini per il segnale seriale verso il frame grabber; • 4 piedini di protezione di massa. Sviluppo di un’interfaccia Camera Link - FPGA

11. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Il ricevitore LVDS per applicazioni Camera Link DS90CR286 • E’ il duale del trasmettitore LVDS DS90CR285, che sta nella telecamera; • Converte 4 canali LVDS di dati in 28 linee TTL/CMOS; • Converte il canale LVDS del clock nella linea TTL/CMOS del clock; • Alimentazione: +3.3V => livello logico alto in uscita = +3.3V; • Tensione di modo comune LVDS d’ingresso = 1.2 V; • Soglia della tensione differenziale LVDS d’ingresso = ±100mV. Sviluppo di un’interfaccia Camera Link - FPGA

12. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Il ricevitore LVDS per applicazioni Camera Link DS90CR286 Sviluppo di un’interfaccia Camera Link - FPGA

13. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Controllo seriale ed il segnale di controllo CC1 • Trasmettitore LVDS a 2 linee DS90C401 per la trasmissione del segnale seriale e del segnale CC1 verso la telecamera ; • Ricevitore duale DS90C402 per la ricezione del segnale seriale dalla telecamera. Sviluppo di un’interfaccia Camera Link - FPGA

14. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Comunicazione seriale • MAX232: converte i due segnali seriali SerTx e SerRx in due segnali, che si possono ricevere o trasmettere con il protocollo RS232; • Un cavo null modem RS232 collega il connettore maschio a 9 poli della scheda con il PC; • I byte di comando si trasmettono utilizzando il tool di comunicazione Hyper Terminal; Sviluppo di un’interfaccia Camera Link - FPGA

15. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Scheda d’interfaccia – Costruzione • ORcad Capture per fare lo schematico; • ORcad Layout per creare i footprint dei componenti e per realizzare il layout; • La basetta è stata costruita nei laboratori dell’Elettra; • Alcuni componenti saldati nei laboratori dell’Elettra, alcuni nei laboratori della Facoltà. Sviluppo di un’interfaccia Camera Link - FPGA

16. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica XSA50 - Componenti • Dispositivi logici programmabili FPGA e CPLD; • Memoria SDRAM; • Memoria Flash; • Generatore di clock programmabile; • Switch e pushbotton; • Display a 7 segmenti; • Porta parallela da collegare al PC; • Uscita VGA e ingresso PS/2. Sviluppo di un’interfaccia Camera Link - FPGA

17. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica XSA50 – Schema a blocchi Sviluppo di un’interfaccia Camera Link - FPGA

18. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica • Si è scelto di programmarla in due modi: • Utilizzando il linguaggio di programmazione VHDL; • Disegnando uno schematico; • Tool di programmazione: Project Navigator della Xilinx; • Il tool esegue la sintesi, l’implementazione e genera il file da scaricare sulla scheda. Programmazione della FPGA Sviluppo di un’interfaccia Camera Link - FPGA

19. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: schema generale Segnali da/verso SDRAM SDRAM CONTROLLER Dati dalla telecamera CONTROL SYSTEM Immagine da visualizzare VGA CONTROLLER Sviluppo di un’interfaccia Camera Link - FPGA

20. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: SDRAM Controller • Il controllo della memoria SDRAM (RAM dinamica e sincrona) è complesso; • Lo SDRAM Controller gestisce la SDRAM e la fa sembrare una RAM statica facile da controllare; • Per comandare le operazioni di scrittura e lettura si utilizzano i segnali di write e read enable; • Dimensione bus indirizzi: 23 bit; • Dimensione bus dati: 16 bit. Sviluppo di un’interfaccia Camera Link - FPGA

21. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: VGA Controller • Genera i segnali di sincronismo per la visualizzazione dell'immagine: • Hsync: segnale di sincronismo orizzontale; • Vsync: segnale di sincronismo verticale. Sviluppo di un’interfaccia Camera Link - FPGA

22. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: VGA Controller • converte i dati provenienti dalla SDRAM in dati di 6 bit che si possono visualizzare: • Red: 2bit; • Green: 2 bit; • Blue: 2 bit. Sviluppo di un’interfaccia Camera Link - FPGA

23. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: Control system - Introduzione • Controlla e gestisce gli altri 2 blocchi; • E’ composto da 3 sottoblocchi: • Write_control: legge i dati dalla telecamera e li memorizza nella SDRAM; • Read_control: legge i pixel dalla memoria e li invia al VGA Controller; • Address Control: è un multiplexer => sceglie gli indirizzi della SDRAM tra quelli di scrittura e lettura a seconda della posizione di uno switch posto sulla scheda XSA50. Sviluppo di un’interfaccia Camera Link - FPGA

24. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: Control system - Schema Sviluppo di un’interfaccia Camera Link - FPGA

25. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Software: Control system – Diagramma di flusso Scrittura nella SDRAM (wr=1) Switch = 1 Switch = 0 Lettura dalla SDRAM (rd=1) Sviluppo di un’interfaccia Camera Link - FPGA

26. Università degli studi di Trieste – Corso di laurea triennale in Ingegneria elettronica Conclusioni • Test sulla parte hardware => Strumenti di misura: • Oscilloscopio; • Tester; • Test sulla parte software => Si è creato un simulatore della telecamera che genera i segnali: • Clock a 8 MHz • LVAL; • DVAL; • Un’immagine a colonne verticale; Sviluppo di un’interfaccia Camera Link - FPGA