1 / 58

Mikroelektronikai tervezőrendszerek

Mikroelektronikai tervezőrendszerek. Cadence Opus: Digit ális tervezés és layout generálás a Cell Ensemble -lal. Szóhasználat. Programok – native és külső Tools (eszközök) – context sensitive részek programokon belül Akciók – a design flow elemei. Cadence Opus áttekintés 1.

felix-combs
Download Presentation

Mikroelektronikai tervezőrendszerek

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Mikroelektronikai tervezőrendszerek Cadence Opus: Digitális tervezés és layout generálás a Cell Ensemble-lal

  2. Szóhasználat Programok – native és külső Tools (eszközök) – context sensitive részek programokon belül Akciók – a design flow elemei

  3. Cadence Opus áttekintés 1 • standard beépített modulok, • programozói interface: SKILL nyelv, • OSS: Open Simulation System tetszőleges külső szimulátor használatát teszi lehetővé • egységes adatformátum: külső CAD eszköz formátuma  Opus formátum

  4. Cadence Opus áttekintés 2 Vázlatos (tranzisztor szüntű) design flow : Composer Layout Synthetizer Layout Editor Compactor Place & Route Simulation Abstract Generator

  5. Cadence Opus áttekintés 3 programok

  6. Cadence Opus áttekintés 4 A használandó CAD eszközök • Standard cellás tervezésnél: • Composer, • Simulation, • Place & Route • Tranzisztor szintű tervezésnél: • Layout editor, Compactor, esetleg Layout Synthesizer • Abstract generator • Place & Route

  7. Cadence Opus áttekintés 5 Technology file • geom. tervezési szabályok (DRC, LVS, abstr.gen. számára) • elektromos paraméterek (az extractor - layout visszafejtő számára) • eszköz visszafejtési szabályok (az extractor - layout visszafejtő számára) A DRC és az extractor a Layout editor részei Design kit • technology file • könyvtár • user interface elemek

  8. Cadence Opus áttekintés 6 View schematic Cell Library las compacted extracted attached abstract Symbolic devices hspice Techno. library pins, wires, contacts

  9. Cadence Opus áttekintés 7 Különböző reprezentációk • A library browser (később) egy cella vagy áramköri terv nevével együtt annak szerkeszthető reprezentációit (view-it) is megmutatja. • Az open funkció a megfelelő, az adott view-hoz hozzárendelt programot aktivizálja pl.: • schematic  Composer (kapcs.rajz editor) • layout  Virtuoso (layout editor)

  10. Display LayerProperties Display Colors Layers Purposes TwoLayerProperties DRC Views Rules extract rules LVS LAS symbolic rules Cadence Opus áttekintés 8 A techno file főbb szakaszai A technology file SKILL rutinhívásokból áll.

  11. Chip tervezés - témák • Floorplan • Place • Huzalozási csatornák generálása * • Globális route-olás * • Részletes route-olás • Visszahelyettesítés (back-annotation) * egyes eszközökben

  12. Preview: floorplanning eszközök

  13. View-k a floorplanning számára

  14. Alapelemek a floorplanning-ben

  15. Komplex elemek a floorplanning-ben

  16. A routing (vezetékezés) lépései

  17. Cadence Opus indítása 1 1. Középső gomb 2. OPUS almenu 3. AMS-3.2 4. Az Opus AMS32 konzol ablak megjelenik EZ A BME-EET-n van így. Másutt másképpen van!!!

  18. Cadence Opus indítása 2 Az Opus AMS32 konzol ablak megjelenik Az AMS Cadence Hit-Kit 3.2 startup script fut ebben az ablakban. EZ A BME-EET-n van így. Másutt másképpen van!!!

  19. Cadence Opus indítása 3 A tervezési könyvtárat kell megadni itt. Fogadjuk el, amit a script felkínál Az ENTER megnyomása után a Cadence Interpreter Window (CIW) jelenik meg a design manager window ablakkel együtt Ez a BME-EET-n van így. Installáció függő. Cadence tervezési adatbázis a UNIX file-rendszerre van leképezve.

  20. Cadence Opus indítása 4 Az ENTER megnyomása után a Cadence Interpreter Window (CIW) jelenik meg a library manager ablakkal együtt

  21. A design megnyitása a library manager-ben: megfelelő view választása • Könyvtáral (standard vagy saját) cellákat tartalmaznak • Celláknak view-i (reprezentációi) vannak • Szokásos reprezentációk: • schematic: kapcs.rajz szerkesztése • symbol: magasabb hierarchia szintű kapcs.rajz számára • autoLayout: egy másik view-ból (pl. schematic-ból) gen. • layout: egy design részletes layout-ja • abstract: a floorplan készítésének elemei • abstract_CE: layout körvonalak a Cell Ensemble-hoz

  22. Reprezentációk Cadence Opus • Egy cella szerkesztendő reprezentációját a library browser-ben választjuk ki. • Megnyitáskor a reprezentáció szerkesztésére szolgáló programot aktivizálja a rendszer • schematic  Composer (schematic editor) • layout  Virtuoso (layout editor) • abstract  a cella reprezentációja a Silicon Ensemble számára • abstract_CE  a cella reprezentációja a Cell Ensemble számára • symbol  a cella reprezentációja Composer számára • cmos_sch  egy cella tranzisztor szintü reprezentációja • Cella elnevezési konvenció: • cellname: 2 fémréteg esetében • cellname3: 3 fémréteg esetében

  23. Bal egérgomb: könyvtár, cella és view választása Középső egérgomb: szerkesztés (megnyitás) A design megnyitása a librarymanager-ben • Standard könyvtárak és saját könyvtárak

  24. Egyszerű példa: dec4to16 4-ből 16-os dekóder • kapcsolási rajz szerkesztése • hierarchikus tervezés: • dec2to4 kapcs.rajz (3 inverter, 4 nand kapu) • szimbólum generálása ehhez a részáramkörhöz • dec4to16 kapcs.rajz (5 db dec2to4 részáramkör) • szimbólum generálása ehhez a részáramkörhöz • dec4to16top kapcs.rajz (1 db dec4to16, input és output tappancsok, gnd, vdd tappancsok) • layout előállítása a Cell Ensemble-lal

  25. Egyszerű példa: dec4to16 A végső kapcs.rajz A tappancsokat el kell neveznia floorplaning számára.

  26. circuit check végrehajtása, mentés Megnyomni Megnyomni A CWI-ben valami ilyen üzenetet kell kapnunk: Egyszerű példa: dec4to16

  27. Egyszerű példa: dec4to16 Ebben a fázisban ki lehet szállni az Opus-ból File | Exit A CIW és Opus AMS32 ablakok bezáródnak

  28. schematic initialize Design flattening: PRFlatten A floorplan file szerkesztése (tappancsnevek); ezt a file-t kell majd használni A net property file; beolvasandó IO place autoLayout add corner cells Net tulajdonságok beáll. Cell Ensemble “layout” justify pad ring global routing detailed routing place std cells placed placement elmentése routing elmentése routed create routing channels check routing Dec4to16: layout generálásDesign flow vázlata A biztonság kedvéért

  29. A CIW-ben: File | Export | PRFlatten: Dec4to16: layout 1 A kapcs. rajzból, a PRFlatten és a Cell Ensemble felh.

  30. 2. Az input view a kifejtész számára a schematic. 3. Az output view a Cell Ensemble számára: az abstarct_CE-t be kell írni. 1. A terv kiválasztása a library browser-ben. Dec4to16: layout 2a

  31. Dec4to16: layout 2b OK- nyomni a kifejtés (flattening) és az autolayout view generálásának elkezdéséhez

  32. Dec4to16: layout 2c Floorplan a még el nem helyezett tappancsokkal és standard cellákkal

  33. Dec4to16: layout 3 Az autoLayout-ot a Cell Ensemble fogja felhasználni A Virtuoso-ban: Tools | Floorplan P&R | Cell Ensemble: Így indíthatjuk el Cell Ensemble eszközöket

  34. Press OK Dec4to16: layout 4a Floorplanning - initializálás A Cell Ensemble-ban: Floorplan | (Re)initialize:

  35. Dec4to16: layout 4b Floorplanning - initializálás Floorplan a még el nem helyezett tappancsokkal és standard cellákkal, de már szétválogatva

  36. Dec4to16: layout 5a Floorplanning - I/O elhelyezés (automatikus) A Cell Ensemble: Floorplan | I/O Placement: OK-t nyomni

  37. Dec4to16: layout 5b Floorplanning - I/O elhelyezés (file-ból, a) A floorplan file szerkesztése: Az egyes nevek elé |-t kell besz]rni Ha kész, elmenteni

  38. Dec4to16: layout 5c Floorplanning - I/O elhelyezés (file-ból, b) A floorplan file beolv.: Place | IO Commands| Read Initial File:

  39. Dec4to16: layout 5d Floorplanning - I/O elhelyezés (file-ból, c) Jelenleg még figyelmen kívül hagyhatók a figyelmeztetések A tappancs gyűrű már majdnem rendben, de még nincsenek sarok cellák

  40. Dec4to16: layout 6a Floorplanning - sarok cellák hozzáadása 1 Place | IO Commands| Read Initial File:

  41. Dec4to16: layout 6b Floorplanning - sarok cellák hozzáadása 3 Sarok cellák kiválasztá-sa a library browser-ben OK-val elfogadni

  42. Dec4to16: layout 6c Floorplanning - sarok cellák hozzáadása 4

  43. Dec4to16: layout 7a Placement - tappancsgyűrű kialakítása 1 Place | IO Commands| Justify: 2. OK 1. Így beállítani (100, 50, 0.1)

  44. Snap to grid! Dec4to16: layout 7b Placement - tappancsgyűrű kialakítása 1

  45. Dec4to16: layout 8a Placement - standard cellák elh.: feedthrough-k beill. Place | Automatic

  46. Press OK Dec4to16: layout 8b Feedthrough-k választása a library browser-ban

  47. Dec4to16: layout 8c Feedthrough-k beillesztve: Snap to grid! 0.1

  48. Dec4to16: layout 9 Kész az elhelyezése. Mentsük el! Design | Save as placed Később, ha kell, innen újra kezdhetjük.

  49. schematic initialize Design flattening: PRFlatten A floorplan file szerkesztése (tappancsnevek); ezt a file-t kell majd használni A net property file; beolvasandó IO place autoLayout add corner cells Net tulajdonságok beáll. Cell Ensemble “layout” justify pad ring global routing detailed routing place std cells placed placement elmentése routing elmentése routed create routing channels check routing Dec4to16: layout generálásDesign flow vázlata A biztonság kedvéért

  50. Dec4to16: layout 10 A placed view-ból indítjuk a huzalozást: huzalozási csatornák generálása Route | Channels | Create:

More Related