1 / 1

一種控制 MOS 門限電壓的運算放大器之設計 A Method of Design Low-Power Operational Amplifier with CDB technique

gm [u]. R o [K Ω ]. V DD. -V DD. V TH0 [mV]. I Inject. I Inject. 圖 1. NMOS with CDB. 圖 2. PMOS with CDB. I Inject [nA]. 圖 6. 注入電流與 VTH0 、 ro 及 gm 關係圖. 可以工作 調低供應電壓. 無法工作 ， 重新設計. 設定 供應電壓源 與電流源大小. 計算電路參數 且電路是否工作？. 無法工作. 加入 CDB 技術. 經由 HSPICE 進行 模擬與驗證. 佈局並將結果 進行驗證及模擬.

galena
Download Presentation

一種控制 MOS 門限電壓的運算放大器之設計 A Method of Design Low-Power Operational Amplifier with CDB technique

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. gm [u] Ro [KΩ] VDD -VDD VTH0[mV] IInject IInject 圖1. NMOS with CDB 圖2. PMOS with CDB IInject [nA] 圖6. 注入電流與VTH0、ro及gm關係圖 可以工作調低供應電壓 無法工作 ，重新設計 設定供應電壓源 與電流源大小 計算電路參數 且電路是否工作？ 無法工作 加入CDB技術 經由HSPICE進行模擬與驗證 佈局並將結果進行驗證及模擬 圖3. CDB技術設計流程圖 圖4. 運算放大器結構圖 Department of Electronic Engineering @Feng Chia University 一種控制MOS門限電壓的運算放大器之設計 A Method of Design Low-Power Operational Amplifier with CDB technique 學生：楊欣達，劉翊筑 指導教授：蕭敏學老師 Abstract 本論文討論如何在既有的製程技術下利用電路設計的方式去改變電晶體的門限電壓，藉此可以使用極低的電源電壓去驅動放大器。在0.35um製程典型工作電壓一般不可太低；若想降低使用的供應電壓，則只能採用0.18um製程或改變元件材質。如果要使用0.35um製程又要降低電壓供應源的話，本論文提出一種嶄新的方式，可從電路設計上著手降低電晶體的門限電壓(Threshold Voltage、Vth)來完成需求。本文中探討如何以CDB(Current Driven Bulk)技術降低電晶體之門限電壓，以及將此方法實際應用於運算放大器設計中，並透過模擬觀察其特性之變化與影響。. Simulate & Result case1:Single PMOS CDB(Current Driven Bulk) 以NMOS為例(圖1.)，從基板端注入電流，其電流與空乏區內 之電荷結合則會直接影響基板裡面等效摻雜濃度，造成空乏區受 體載子(NA)下降，等效於空乏區縮小，通道更容易產生，達到降 低門限電壓之目的；PMOS亦可使用同樣的注入方法。而下圖(圖 3.)為CDB技術設計流程圖。 case2: With & Without CDB compare case3: Low voltage OPA design Conclusions 在既有的製程技術下利用電路設計的方式去改變電晶體的 門限電壓，有效達到低功率運算放大器的目的。而雖然會降低 部分效能，但如對整體系統影響不大，本專題提供了一種方法 在不改變製程情況也能完成低功率放大器設計。 圖5. LAYOUT 圖8. 晶片圖 圖7. 晶相圖

More Related