LNA (Low Noise Amplifier)

1. LNA (Low Noise Amplifier) 허용우

2. LNA란? • 원거리에서 양질의 통신을 하기 위해서는 송신기의 출력을 크게 하거나 수신기의 감도를 좋게 하는 방법이 사용된다. 그런데 송신기의 출력을 크게 하는 방법은 송신기 출력단 전력용량의 한계와 장비에 미치는 영향, 그리고 경제성 등의 이유 때문에 바람직하지 못하며 상대적으로 수신기의 감도를 좋게 하는 방법이 선호된다. 수신기의 감도는 잡음으로부터 수신신호를 분리해 내는 정도를 나타내는 Noise Figure로도 그 특성을 나타낼 수 있으며, NF가 낮을수록 감도가 좋아 전체 수신기의 이득을 좌우하므로 여기에 LNA를 주로 사용한다.

3. LNA란? (2) • RF 수신단에서 수신된 전력은 감쇄 및 잡음의 영향으로 인해 매우 낮은 전력레벨을 갖고 있다, 그렇기 때문에 반드시 증폭이 필요한데, 이미 외부에서 많은 잡음을 포함해서 날아온 신호이기 때문에 무엇보다도 잡음을 최소화하는 증폭기능이 필요하다. • LNA는 NF(잡음지수)가 낮도록 동작점과 매칭포인트를 잡아서 설계된 증폭기로서, 보통 1.5~2.5 사이의 NF값이 요구되게 된다. • LNA는 RF amp중 가장 기본적인 증폭기로서, 설계의 난이도가 가장 쉬운 편에 속한다. 저잡음 특성을 만드려면 낮은 잡음지수를 가지는 Tr과, 저항등의열잡음소자를 적게 사용하면서 전류역시 작게 사용해야 한다. 그와 함께 복소정합(conjugate matching)을 통해 최대한의 gain을 확보하게 한다.

4. LNA 증폭기 설계 과정 • 일반적인 증폭기의 설계 과정

5. LNA 증폭기 설계 과정 (2) 1. 설계 목적에 맞는 트랜지스터를 선택한다. • 트랜지스터를 선정하여야 하며 이때 데이터 시트에 나오는 중요한 파라미터는 다음과 같다. • 동작 주파수(fo) :사용하고자 하는 주파수에 맞는지 반드시 확인한다. • 이득(G) :입력 대 출력의 비(dB)를 말하는것으로 이득 증폭기 설계시는 최대 이득을가진 트랜지스터를 선택한다. 일반적으로 주파수가 높아질수록 이득은 떨어진다. • 잡음지수(NF) :저 잡음 증폭기 설계시 동작주파수에서 가장 낮은 잡음지수(NF)를 갖는 트랜지스터를 선택한다. • 출력 1dB 억압점(P1dB) :다단 증폭기의 최종단 및 높은 출력을 갖는 전력 증폭기 설계시 출력 1dB 특성이 높은 트랜지스터를 선택한다.

6. LNA 증폭기 설계 과정 (3) 2. DC 전원 공급을 위한 바이어스 회로를 구성한다. • RF 특성에는 영향을 주지않으면서 효과적으로 DC 전원을 공급하기 위한 바이어스회로는 다음과 같은 종류들이 있다.

7. LNA 증폭기 설계 과정 (4) • a)의 인덕터를 RF choke로 사용한 경우는 바이어스회로뿐만 아니라 입,출력 정합회로로도 사용이 가능한 장점이있고 b)의 저항을 이용한 방법은증폭기의 안정도를 높일 수 있다. c)는 길이의 마이크로스크립 선로를 이용한 것으로 사용주파수가 높은 경우에 용이하다. d)는 단일 전원을 이용하는 자기 바이어스회로이다.이것을 음전원이필요없으며 동작 전류는 R을 이용하여 조절할 수 있다.

8. LNA 증폭기 설계 과정 (5) 3. 입력과 출력에 대한 임피던스 정합회로를 설계한다. • 대부분 트랜지스터 공급회사에서 DC 동작점에 대한 최적의 입출력 임피던스를 제공하므로 비교적 쉽게 정합회로 설계가 가능하다. • 정합회로는 인덕터, 캐패시터, 마이크로스트립 선로 등을 이용하여 설계할 수 있다.여기서 마이크로스트립 선로의 구조를 살펴보면 아래 그림과 같다. • 임피던스는 주로 마이크로스트립 선로의 폭에 밀접한 관계를 가지고 위상은 선로의 길이와 밀접한 관계를 가진다.

9. LNA 증폭기 설계 과정 (6) • 사용하는 기판의 특성(유전율(r),유전체 두께(d) 등)이 주어졌을 때 50 ohm 선로의 폭을 계산하는 수식은 아래와 같다. 여기서

10. LNA 증폭기 설계 과정 (7) 4. 보드 상에 조립하여 특성을 확인하고 최적화 과정을 거쳐 완성한다.

11. LNA 기본 회로 • 저 잡음 증폭기 회로도 (Agilent : ATF-34143)

12. LNA 기본 회로 (2) • DC 전원을 효과적으로 입력 시키기 위해 RF 초크 코일로 L3을 사용하였으며 DC 블록킹캐패시터 C1, C6을 사용하여 바이어스 회로를 구성하였다. C2, C3, C7, C8은 바이패스 캐패시터이고 전류는 R3, R4로 조절하여 맞출 수 있다. 이렇게 하여 트랜지스터를 요구하는 DC 입력 조건에 맞도록 동작 시킬 수 있다. • 입력 정합회로 부분은 잡음지수가 낮도록 C1과 L2로 구성하였고 L1을 통해 잡음과 입력 정합 특성에 대해 최적화 할 수 있다. 출력 정합회로는 C6, L3으로 구현하였다.

13. LNA 기본 회로 (3) • 이득용 증폭기 (Watkins Jhnson : AM1)

14. LNA 기본 회로 (4) • DC 전원을 효과적으로 입력 시키기 위해 RF 초크 코일로 L3을 사용하였으며 DC 블록킹캐패시터 C1, C2을 사용하여 바이어스 회로를 구성하였다. C3은 바이패스 캐패시터이다. 이렇게 하여 트랜지스터를 요구하는 DC 입력 조건을 맞도록 동작 시킬 수 있다. • 입력 정합회로부분은 입력 반사특성이 우수하여 최적의 이득을 갖도록 L1, C1, L2로 구성하였다. 출력 정합회로는 L3, C2로 구현하였다.

15. LNA 기본 회로 (5) • 2단 저 잡음 증폭기

16. LNA 기본 회로 (6) • 2단 저 잡음 증폭기는 단계별로 구성된 저 잡음 증폭기와 이득용 증폭기를 다단으로 연결하여 구성한 것으로 다단으로 연결하여 설계하였을 때 증폭기의 특성 변화를 살펴보고 설계 시 고려하여야 할 사항을 파악할 수 있도록 하였다.