1 / 5

Exercícios de Máquinas de Estado

Exercícios de Máquinas de Estado. Exercícios. Abaixo está apresentado um diagrama de estados hipotético. Faça uma descrição VHDL que tenha o mesmo comportamento. Utilize pacotes e tipos para descrever os estados como os nomes apresentados. Exercícios.

Download Presentation

Exercícios de Máquinas de Estado

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Exercícios deMáquinas de Estado

  2. Exercícios • Abaixo está apresentado um diagrama de estados hipotético. Faça uma descrição VHDL que tenha o mesmo comportamento. Utilize pacotes e tipos para descrever os estados como os nomes apresentados.

  3. Exercícios • Construir em VHDL um sistema que contabiliza o número de pessoas de uma sala. Mostrar também um diagrama de estados que represente o comportamento da máquina. Portas do sistema: • Portas de entrada: • a – sensor de passagem, colocado na parte mais externa da porta; • b – sensor de passagem, colocado na parte mais interno da porta. Com a detecção de a e depois b, é sabido que uma pessoa entrou na sala; • ck – define o sincronismo de operação, que deve ocorrer na borda de subida do relógio; • Limite - vetor de 8 bits que contém o número máximo de pessoas aceita na sala. Este deve ser carregado sempre que a porta de entrada lim for para ‘1’. • reset – sincronamente ao relógio, quando em ‘1’ faz com que as memórias da sejam zeradas e que o valor limite passe a ser 16 (valor default). • Portas de saída: • Cont – vetor de 8 bits que contem o número de pessoas que estão na sala; • Lamp – quando em ‘1’ informa que tem pessoas na sala e uma lâmpada deve ser acesa; • ov - quando em ‘1’ indica que o limite de pessoas da sala já foi atingido.

  4. Exercícios • Construir em VHDL um sistema com o seguinte padrão de comunicação: • Portas de entrada: • ck – define o sincronismo de operação, que deve ocorrer na borda de descida do relógio; • rst - independente do relógio, quando em ‘1’ faz com que as memórias da sejam zeradas; • entr - vetor de 8 bits que contém seqüências de dados representando um protocolo de comunicação. O formato do pacote está descrito a seguir: Onde: • Cabeçalho: campo com 0xFF, indicando que está iniciando um novo pacote de dados. OBS.: Não é possível existir outro byte no pacote como o valor especial 0xFF. • Tamanho: é um campo que contém exatamente o número de dados do pacote. • Dado: é a carga útil transmitida pelo pacote. • Checksum: é um campo que contém o resultado da soma de todos os bytes de dados, calculado antes do início da transmissão do pacote. • Portas de saída: • rcb - quando em ‘1’ identificado o início da recepção de um pacote, permanecendo assim até a recepção campo checksum. • ok - quando em ‘1’ indica que o pacote recebido não sofreu falha. Ou seja, o checksum equivale exatamente à soma de todos os bytes de dados do pacote.

  5. Exercícios • (FUNRIO/CEITEC – 2012 – 32) Uma máquina de estado finita, de 2 (dois) estados (A e B) e 3 (três) saídas (X, Y e Z), deverá ser construída de forma atender ao diagrama de transição de estados a seguir. Para tanto, serão utilizados 2 (dois) flip-flopstipo D, e um circuito de reset que garante que, ao serem ligados ambos os flip-flopsestarão com suas saídas em nível baixo. Para que a máquina de estado funcione corretamente, as funções lógicas de entrada dos flip-flops, E1 e E2, deverão ser, respectivamente.

More Related