1 / 14

Sisteme Integrate pentru Prelucrarea Semnalelor

Sisteme Integrate pentru Prelucrarea Semnalelor. Titulari curs: S.l. dr. ing. Andrei Alexandru Enescu As. ing. Cristian Anghel www.comm.pub.ro/curs/users/~aenescu Scopul cursului : Descrierea arhitecturilor sistemelor digitale de prelucrare a semnalelor

grover
Download Presentation

Sisteme Integrate pentru Prelucrarea Semnalelor

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Sisteme Integrate pentru Prelucrarea Semnalelor • Titulari curs: S.l. dr. ing. Andrei Alexandru Enescu As. ing. Cristian Anghel www.comm.pub.ro/curs/users/~aenescu • Scopul cursului : • Descrierea arhitecturilor sistemelor digitale de prelucrare a semnalelor • Implementarea algoritmilor pe platforme FPGA • Cunoasterea principalelor familii de circuite FPGA

  2. Sisteme Integrate pentru Prelucrarea Semnalelor • Desfasurare: 2C+1L+1S+1P • Notare: • Laborator (activitate + colocviu): 30% • Proiect (sustinere): 20% • Examen final: 50%

  3. Curs SIPS • C1 – Introducere • C2 – Tehnologii de implementare • C3 – Circuite digitale elementare • C4 – Formate de reprezentare in precizie finita • C5 – Circuite aritmetice elementare • C6 – Utilizarea memoriilor • C7 – Modulatoare • C8 – Algoritmul FFT • C9 – Circuite de interfata a protocoalelor

  4. Laborator SIPS • L1: Sintaxa VHDL. Simularea unor structuri simple (bistabil, registru paralel etc.) • L2: Sinteza (exemplu: numaratorul) • L3: Programarea structurala (exemplu: sumatorul binar + memorii bloc, distribuite + blocuri DSP) • L4: Implementare (descriere placa, blocuri I/O dedicate) • L5: Implementare (UCF, constrangeri, evaluare rezultate) • L6: Verificare dupa implementare (simulare dupa implementare, ChipScope)

  5. Seminar SIPS • S1: Multiplicatoare cu semn • S2: Celule de filtrare FIR, IIR – forma clasica • S3: Celule de filtrare FIR, IIR – aritmetica distribuita • S4: Filtre polifazice • S5: Filtre CIC • S6: Modulatoare in cuadratura

  6. Proiect SIPS • Se va proiecta un “pian” care primeste comenzi de la tastatura (note, volum, schimbare gama) si reda in difuzoare “melodia” • Platforma: XSA Board, XStend Board (Spartan II) • Activitatile se vor desfasura pe echipe

  7. Tehnologia NMOS +VDD Vo PDN = Pull-Down Network Vx1 PDN Vxn +VDD +VDD +VDD Vo Vo x1 Vx1 Vx1 x1 x2 x2 Vx2 Vx2

  8. Tehnologia CMOS +VDD PDN = Pull-Down Network PUN PUN = Pull-Up Network Vo Vx1 +VDD PDN Vxn Vo Vx1 x1 x2 Vx2

  9. Inversorul CMOS Panta=-1 Vo +VDD ID Vo y x Vx Vx VIL VIH VT VDD-VT VDD ID Vx

  10. Marginea de zgomot N2 N1 A y x 1 0 1 NML=VIL-VOL VIH VOL<VIL VOH 0 1 0 NMH=VIH-VOH VIL VOH<VIH VOL

  11. Regimul dinamic vx(t) VDD +VDD 0.5VDD ID Vo t vo(t) tpHL tpLH Vx CL VDD 0.5VDD t

  12. Puterea disipata • Pl = puterea reziduala (leakage) • Pcom = puterea disipata in timpul comutatiei • Pd = puterea consumata in regim dinamic

  13. Fan-in • Poarta NMOS • Poarta CMOS contine reteaua PDN NMOS => timpi de propagare mai mari • Este de dorit evitarea portilor cu multe variabile de intrare • Poarta OR are o comportare similara (creste capacitatea de sarcina) +VDD Vo Vx1 Vx2 Vxn

  14. Fan-out P1 Vx Pn • Retea speciala pentru distributia ceasului

More Related