LIRMM, MONTPELLIER, FRANCE

1. FTFC 2003 • Définition • d’une métrique d’insertion de buffers X. Michel, A. Verle N. Azémard, P. Maurine, D. Auvergne Paris , France 15-16 Mai 2003 LIRMM, MONTPELLIER, FRANCE

2. OBJECTIFS Définition d’une métrique orientée conception pour l’optimisation Ø Ø Choix entre • Dimensionnement des transistors • Insertion 1 inverseur + transformation logique • Insertion 2 inverseurs Quelle est la méthode la plus efficace ? Quand appliquer une de ces alternatives ? Ø

3. ENVIRONNEMENT POPS (LIRMM) : Performance Optimization by Path Selection Description niveau porte (SPICE netlist) Algorithme de recherche de chemins IT Layout (CADENCE) Sensibilisation statique Optimisation de performance - Vitesse - Puissance - Compromis vitesse/puissance Extraction capacités (CADENCE)

4. MINIMUM Circuit Idéal EVOLUTION DES PERFORMANCES Evolution des performances en vitesse des chemins d’un circuit Nbre de chemins Gain en Vitesse Gain en Surface Chemins longs Chemins courts Délai Contrainte en délai Circuit Standard

5. PLAN Ø Respect d’une contrainte Ø Modèle de délai Conditions d’insertion de buffers Ø Ø Validations Applications Ø Conclusion Ø

6. Circuit combinatoire DFF DFF horloge RESPECT D’UNE CONTRAINTE Période d’horloge imposée par les flip flop Contrainte sur entrée et sortie des blocks combinatoires

7. RESPECT D’UNE CONTRAINTE Différentes alternatives Ø Dimensionnement des transistors • Simulation du circuit (HSPICE) • Outils d’analyse de chemins critiques (Synopsys, Magma) Ø Insertion de buffer • Transformation logique • Arbres de buffers

8. RESPECT D’UNE CONTRAINTE Différentes alternatives Ø Efficace pour accélérer des chemins • Dimensionnement : coûteux en surface • Alternatives de bufferisation : efficace pour des charges importantes Ø Solutions • Sensibilité des portes au dimensionnement et aux alternatives de bufferisation • Etude du Fanout

9. MODELE DE DELAI P CL : capacité de sortie CM : capacité de couplage Tstep : réponse indicielle IN N CL THLs

10. MODELE DE DELAI Facteur de réduction Portes 0.25 mm SHL SLH 1 Inverseur k=1 2.3 1.5 1.73 Inverseur k=2 2 Inverseur k=3 1.53 Nand2 k=1 2.3 1.55 Nand3 k=1 2.05 2.3 1 Nor2 k=1 4.3 k : facteur de configuration Nor3 k=1 6.3 1

11. CONDITIONS D’INSERTION DE BUFFERS i-1 i i-1 i Choix d’une méthode d’optimisation Dimensionnement local ou insertion de buffers

12. CONDITIONS D’INSERTION DE BUFFERS I i CL i II CL III i CL Définition d’une métrique Dimensionnement si Insertion 1 INV si Bufferisation si

13. CONDITIONS D’INSERTION DE BUFFERS Sensibilité d’une porte à son fanout

14. VALIDATIONS Ø Dimensionnement porte (i) inchangée Ø Délai de propagation identiques et minima pour la nouvelle structure Ø Alternative à surface la plus faible

15. OPTIMISATION DU FANOUT F0lim 2 INV p=0 p=1 1 INV p=0 p=1 Simul 4.46 5.7 3.44 7.5 Inv k=1 Calcul 1 1 2.3 2.3 1.5 1.5 Simul 1.73 1.73 Inv k=2 Calcul 2 2 1.53 1.53 Simul 2.3 2.3 1.55 1.55 Inv k=3 Calcul 2.05 2.05 2.3 2.3 Simul 1 1 4.3 4.3 Nand2 Calcul 6.3 6.3 1 1 Simul 1 1 4.3 4.3 Nand3 Calcul 6.3 6.3 1 1 Simul 1 1 4.3 4.3 Nor2 Cpar Calcul 6.3 6.3 1 1 P = Cin Simul 1 1 4.3 4.3 Nor3 6.3 Calcul 6.3 1 1 k : facteur de configuration

16. VALIDATIONS Protocole d’accélération • Conditions Initiales • Facteur de charge limite d’une porte : Folim. • Protocole • Recherche chemin critique • Dimensionnement porte siFo< Folim • Sinon Insertion de buffer

17. Après Insertion de buffer Avant Insertion de buffer Contrainte en délai Tc (ns) Délai initial (ns) Surface initiale SW (mm) Surface à Tc (mm) Surface à Tc (mm) C18 3 portes 7.9 1.3 3.5 50.4 4.2 FAPD 8 portes 0.6 1.5 8.4 49 34.5 FPD 13 portes 0.8 1.8 13 70.4 41.1 APPLICATION

18. CONCLUSION • Détermination et définition de métrique pour la sélection d’alternatives d’accélération • Evaluation des nœuds critiques • Sensibilité d’une porte à sa charge • Sélection entre dimensionnement et bufferisation • Aucune itération • Respect de la contrainte avec coût réduit en surface/puissance

19. PERSPECTIVES • Intégration de cette métrique dans POPS • Application à des circuits importants • Caractérisation de librairie • Application à la sélection de cellules au niveau mapping