1 / 6

wyk. Tomasz Marciniuk

Urządzenia Techniki Komputerowej. ZASADA DZIAŁANIA KOMPUTERA. Operacje I/O pod nadzorem procesora. wyk. Tomasz Marciniuk. Urządzenie nr 1. Urządzenie nr 2. Urządzenie nr 3. magistrala adresowa. Pamięć RAM. magistrala danych.

harva
Download Presentation

wyk. Tomasz Marciniuk

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Urządzenia Techniki Komputerowej ZASADA DZIAŁANIA KOMPUTERA Operacje I/O pod nadzorem procesora wyk. Tomasz Marciniuk

  2. Urządzenie nr 1 Urządzenie nr 2 Urządzenie nr 3 • magistrala adresowa Pamięć RAM magistrala danych Kontroler przerwań IRQ2 IRQ3 IRQ5 INTA Procesor CPU INTR Proces składa się z 4 części: 1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań 2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora 3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem

  3. Urządzenie nr 1 Urządzenie nr 2 Urządzenie nr 3 • magistrala adresowa Pamięć RAM magistrala danych Kontroler przerwań IRQ2 IRQ3 IRQ5 INTA Procesor CPU INTR 1. Odebranie zgłoszenia IRQ od urządzenia (urządzeń) przez kontroler przerwań

  4. Urządzenie nr 1 Urządzenie nr 2 Urządzenie nr 3 • magistrala adresowa Pamięć RAM magistrala danych Kontroler przerwań IRQ2 IRQ3 IRQ5 INTA Procesor CPU INTR 2. Przesłanie informacji sygnałem INTR przez kontroler przerwań o zgłoszonym przerwaniu do procesora

  5. Urządzenie nr 1 Urządzenie nr 2 Urządzenie nr 3 • magistrala adresowa Pamięć RAM magistrala danych Kontroler przerwań IRQ2 IRQ3 IRQ5 INTA Procesor CPU INTR 3. Potwierdzenie odebrania przerwania przez procesor sygnałem INTA

  6. Urządzenie nr 1 Urządzenie nr 2 Urządzenie nr 3 • magistrala adresowa Pamięć RAM magistrala danych Kontroler przerwań IRQ2 IRQ3 IRQ5 INTA Procesor CPU INTR 4. Następuje wymiana danych pomiędzy pamięcią a urządzeniem

More Related