Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究

1. Silicon On Insulator(SOI)検出器におけるエレクトロニクスの放射線耐性の研究 2007年3月25日　春季大会 筑波大学　望月　亜衣 他SOIグループ • SOIデバイスの特徴 • 照射実験 • Transistor TEG chip • 放射線の影響 • 結果 • まとめ

2. Silicon On Insulator Device Bulk CMOS SOI CMOS gate gate source drain source drain • 埋め込み酸化膜(BOX)で回路部分と基板を分離 • 完全分離構造　　　　　latch upを抑制 • 低接合容量　　　　　　高速動作、低消費電力 • 放射線によりBOX層が帯電⇒放射線耐性の評価が必要 SiO2 buried oxide(BOX) 反転層 空乏領域* Si-substrate Si-substrate *全領域が空乏化するFully Depleted(FD) を使用 SOI構造の特徴 基板をセンサー（高抵抗Si）にしたSOI回路（top Siは通常抵抗） は、低物質量のピクセル検出器として有望

3. trTEG(Test Element Groups) chip S D W L <NMOStransistor回路図> transistor の種類(Float&Body-Tie) Vd、Id Vg Vds=0.5Vに固定し、 Vgsを変化させIdを測定 Vｓ trTEG (64Trで構成) ⇒セレクター

4. 直線の傾き [S] MOS Tr 特性（VT,gm,Leak currentの定義） <①threshold voltage : Vt> 強反転領域を直線でfitし、 Id=0となるVgsをVT [V] Id <②相互コンダクタンス : gm> ゲート電圧に加えた小信号をドレイン電流に変換する効率 Vgｓ <③Leak current> Vgs=0でのId [A]

5. 照射実験 • センサー部と読み出し回路部を一体化したSOIデバイスを開発している（KEK・沖電気・JAXA・筑波大）。 • 読み出し回路に用いるトランジスタの放射線耐性を評価し、sLHC等で使用可能か検討する。 • 東北大学サイクロトロン • 70MeVのprotonを照射 照射テスト(2006年10月１６日) sLHC R~20cm での放射線量 ～10E*14

6. +++++ +++++ 放射線による影響 PMOSは放射線による損傷が大きかったため、 今回はNMOSのみの評価を行った。 gate source drain buried oxide Backgate si- substrate 未照射 放射線を受けると酸化膜に正電荷が蓄積し、Tr特性を変化させる 照射 （SiO2が近接するSOIでは影響大） (1) threshold voltageのシフト (2) Leak currentの増加 Backgate 電圧を調整することで電荷の影響を除去できるか？

7. 結果① floatとbody-tieの違い L/W=0.14/300 body-tie Low Vth Tr 8E14 Bodyからも端子を出し外部でSourceと接続 gate body Drain Source BOX Si-substrate L/W=0.14/300 High Vth Tr 8E14 L/W=0.3/600 I/O Tr 8E14 floatとbody-tieの違いは小さい（FD-SOIの特徴）

8. 結果②　VTシフトとVｂackgateによる 補正 Low Vth Tr 0-10-20-30 照射VBG 8E14 Low Vth Tr 未照射 46E14 15E14 8E14 Backgate ~ －20Vで 照射によるVTシフトを補正 Backgate 電圧によりVTが変化 ⊿VT=VT(未照射)ーVT（照射，VBG) HighVT Tr：－30~40V I/O Tr:<~－40V

9. 結果③ LeakageとVｂackgateによる 補正 L/W=0.5/1000 照射をすると Leak currentは増加。 その後、 照射量に依らず一定。 46E14 15E14 8E14 Backgate 電圧 ~ －40Vで 照射量46E14でも未照射レベルのLeakageに戻る HighVT Tr 未照射 LowVT TrやI/O Trの結果もほぼ同様

10. 結果④ 相互コンダクタンス gm gmのgate長による違い（照射前後） LowVT Tr HighVT Tr 未照射46E14 15E14 8E14 照射前後でgmに大きな変化はみられない。 I/Oには46E14に影響が見られる。これは、放射線により周辺の回路が損傷を受けたためだと考えられる。 ⇒再測定で詳細を調べる I/O Tr

11. まとめ • 今回46E*14(1Mev n換算/cm2)までの照射実験を行った。 • 放射線照射によりSOI transistor特性は • Threshold Voltageが負のほうにシフトする。 • Leak currentが増加（NMOSの場合）する。 • 相互コンダクタンスgmはあまり影響をうけない。 • 放射線よる影響は酸化膜に蓄積した正電荷によるものなのでBackgate 電圧で特性を回復することができる。 • Threshold Voltage シフト :VBG ~ －（20～４０）V • Leak current : VBG ~ ー40V 今後の予定 新サンプルを照射して、より詳細に特性変化を調べる

12. back up

14. 測定 HP4145A 半導体パラメータアナラザー

15. Source Drain W L transistor TEG　chip gate

16. SOI transistor structures (1)Fully Depleted transistor (FD) (2)Partially Depleted transistor (PD)

17. SOI CMOS

18. transistor TEG　chip L=0.30 W=600 L=0.50(um) W=1000 L=0.15 W=300 L=0.30 W=600 L=0.50 W=1000

19. threshold shift : Hvt,IO 8E14L/W=0.5/1000 HighVT Tr I/O Tr 46E14 15E14 8E14 46E14 15E14 8E14

20. threshold shift HighVT Tr L/W=0.3/600 LowVT Tr IO Tr 46E14 15E14 8E14

21. threshold shift 46E14 15E14 8E14 L/W=0.14/300 LowVT Tr HighVT Tr

22. Leak current : Lvt,IO 8E14L/W=0.5/1000 I/O Tr LowVT Tr 未照射 未照射

23. Leak current LowVT Tr L/W=0.3/600 HighVT Tr IO Tr

24. 結果② transistorのsizeによる違い* Low Vth Tr 8E14 High Vth Tr 8E14 Lvt,Hvt⇒　L/W=0.14/300 はLeakageが大きい L/W=0.3/600 と0.5/1000 には大きな違いはない I/O Tr 8E14 IO⇒　 L/W=0.3/600と0.5/1000でLeakageに 　　　　　　差がみられる *セレクター回路のミスにより、一部は4つの Trが並列につながっている（Idは1/4にした） 結果の違いは、単独と４つつながったグループ間で見られる。 ⇒新サンプルで再測定が必要

25. result(3) 相互コンダクタンスgm 照射によってgmの大きな変化は見られない

26. + + + + Gate Back Gate p+ Source <NMOS> Drain tox Cox n+ p+ n+ buried oxide p-substrate Back gate Bias

27. SOI Pixel検出器の特徴 ☆センサー部分とエレクトロニクス部で抵抗値の違うウエハーを選択できる ⇒・Full depletionによる高い電荷収集効率 　 ・Monolithic Pixelとして理想的 ☆センサーとの接続部の浮遊容量が少なくS/Nがよい ⇒ノイズが少ない ☆回路が高速、低消費電力、No latch up、Low Leak Current ☆放射線に強く、高温でも動作 ⇒Super LHCの検出器として有望!!

28. ｇｍはgate長が短いと小さくなる傾向にある。←それはうそ。W/Lを一定にしたのはｇｍが変わらないようにするためｇｍはgate長が短いと小さくなる傾向にある。←それはうそ。W/Lを一定にしたのはｇｍが変わらないようにするため Coxの違いでIOのｇｍが小さい。0.2だけ小さいのは４つ組の影響かも？ Source Drain W gate L gm=μCox(W/L)・(Vgs-Vt)

29. <NMOS> gate SiO2 N N P － － － － － ＋ ＋ ＋ ＋ ＋ BOX 放射線を受けると酸化膜に＋の電荷が貯まる n-bulk backgate

30. Floating Body & Body-Tie