M. Citterio INFN, Sezione di Milano

1. RAD-3Elettronica di lettura resistente alle radiazioni con elevato throughput basata su dispositivi logici programmabili(Radiation Tolerant High-Throughput Readout Electronics based on Programmable Logic Devices) M. Citterio INFN, Sezione di Milano mauro.citterio@mi.infn.it A. Paccagnella INFN, Sezione di Padova Alessandro.paccagnella@unipd.it

2. Obiettivo Definizione di soluzioni architetturali e valutazione di tecnologia per un’elettronica digitale di lettura basata su dispositivi logici programmabili, con elevato throughput e resistente alle radiazioni

3. Contesto • Esperimenti correnti • LAR in ATLAS • Esperimenti di Fisica subnucleare di riferimento • SLHC, SuperB, … • Elettronica di readout • Digitale • Elevato throughput • 10 Gbit/s per canale • Resistenza alle radiazioni • ~1 MRad, 1014 neutroni/cm2 su 10 anni

4. Motivazioni • Anticipazione della conversione A/D nella catena di acquisizione • Elevato throughput • link seriali ad alta velocità, preprocessing, compressione, … • Necessità di buffer di memoria capienti e resistenti alle radiazioni Requisiti di performance sempre più elevati

5. Esperienze Rilevanti Padova • Esperienza sia in campo FPGA (Xilinx, Altera, Actel) che memorie (SRAM, FLASH) • Test di effetti di radiazione – total dose: • Monitor delle derive parametriche dei circuiti irraggiati con gamma/X • Modi e meccanismi di guasto funzionali • Annealing del danno indotto e recupero delle caratteristiche • Test di effetti di radiazione – single event effects: • Preparazione dei campioni: delidding e verifica funzionale • Test con ioni pesanti (LNL, Louvain, Yivaskyla) per correlare la sezione d’urto e coefficiente LET: LET di soglia • Test con particelle passanti: neutroni, protoni ad alta energia • Identificazione degli effetti transitori da evento singolo su memoria e su circuito logico: Single Bit Upset, Multiple Bit Upset, SE Transient, Latch-up, SE Functional Interruption • Identificazione degli effetti permanenti da evento singolo su memoria e su circuito logico: Stuck Bit, SE Gate Rupture • Valutazione degli effetti di radiazioni in SRAM-based FPGA • Impatto della corruzione della memoria di configurazione sui circuiti implementati, anche in presenza di sistemi per la mitigazione del danno (TMR)

6. Esperienze Rilevanti INAF-IASF Milano • Tecniche di irrobustimento di circuiti realizzati in SRAM FPGA • Misure della sensibilità ai guasti dei circuiti implementati • Uso di tecniche standard (TMR – Triple Modular Redundancy) per SRAM-FPGA • Definizione di tecniche innovative di rilevazione e tolleranza di guasti • Emulazionediguastiindottidaradiazioni in SRAM FPGA • FLIPPER. Definizione e sviluppo di uno strumento per la valutazione gli effetti di Single EventUpset (SEU) nei dispositivi XilinxVirtex II. • Radiationgroundtesting • Protoni. Validazione della piattaforma FLIPPER come sistema previsionale (TSL-Uppsala). • Ioni Pesanti. Studio sugli effetti delle radiazioni ionizzanti sulla logica di riconfigurazione dei dispositivi SRAM-FPGA (LNL-Legnaro) • Architetture ed algoritmi per il digitalsignal processing • CZT(CadmiumZincTelluride) Detectors. Definizione e sviluppo dell’elettronica digitale di readout per l’analisi della forma del segnale basata su dispositivi FPGA • PHOCA (PHOtonCountingArray). Definizione e Sviluppo di un sistema digitale per l’elaborazione dei dati provenienti da un CCD

7. Gruppo di Lavoro e Responsabilità • INFN Sezionedi Milano:Catena di acquisizione, Schede test, Architetture di calcolo resistenti alle radiazioni in FPGA, Memorie resistenti alle radiazioni • Mauro Citterio (10%), • Monica Alderighi* (70%) (INAF-IASF), • Fabio Casini (INAF-IASF), • Valentino Liberali (70%) (DTI-UNIMI), • Alberto Stabile (70%) (DTI-UNIMI), • INFN SezionediPadova: Selezionetecnologia; esperimentidiirraggiamento: sorgenti gamma/X, ionipesanti, neutroni/protoni ad altaenergia; valutazionideiguastiindotti e delleimplementazionicircuitalipiùefficaci • AlessandroPaccagnella (50%), PO-DEI • Simone Gerardin (70%), AdR-DEI • Augusto Tazzoli (30%), AdR-DEI • Marco Silvestri (30%), PhD-DEI *ResponsabileNazionale Totale FTE : 3.5 (Milano 2.2, Padova 1.3)

8. Il Progetto I anno • Sviluppo dimostratore elettronica di readout ad elevato throughput basato su dispositivi programmabili e memorie standard • Studio degli effetti delle radiazioni sui link (SER-DESER ad elevate prestazioni): scelta dispositivi ed integrità informazione • Proposta di architettura/algoritmi • Sviluppo RAM statica rad-hard • Studio cella • Progetto del chip prototipo • Studio degli effetti delle radiazioni su chip prototipo II anno • Caratterizzazione e produzione RAM statica rad-hard • Test del prototip • Sviluppo dimostratore elettronica di readout ad elevato throughputresitente alle radiazioni basato su dispositivi programmabili e RAM rad-hard • Validazione architettura/algoritmi • Test di irraggiamento del dimostratore

9. Budget: I anno Milano Padova • Interno: 4 k€ • Riunioni di coordinamento • Misure di irraggiamento LNL Padova • Estero: 4 k€ + 6 k€ (SJ) • Partecipazione a conferenza internazionale • Misure irraggiamento Uppsala/PSI • Consumo: 16 k€ + 31 k€ (SJ) • Materiale consumo laboratorio • Circuiti stampati e montaggio per due prototipi • Acquisto logiche programmabili e memorie statiche commerciali • Sottomissione circuito RAM rad-hard (SJ) • Corso su link ad alta velocità in FPGA • Progettazione dimostratore ad elevato throughput (in parte SJ) • Acquisto tempo fascio a Uppsala • Interno: 4 k€ • Riunioni di coordinamento • Test da total dose con gamma (Casaccia, Bologna) • Estero: 6k€ + 4 k€ (SJ) • Partecipazione a conferenza internazionale • Misure irraggiamento Uppsala/PSI/Lovanio • Consumo: 12 k€ + 10 k€ (SJ) • Materiale consumo laboratorio • Materiale per test di irraggiamento • Acquisto di FPGA commerciali (anche rad-hard) e memorie statiche commerciali • Corso su link ad alta velocità in FPGA • Acquisto tempo fascio a Uppsala/PSI

10. Budget: II anno Milano + Padova • Prematuro nel dettaglio: presumibilmente, simile al I anno