1 / 25

Unidades aritmético lógicas

Unidades aritmético lógicas. Maquinas Digitales 2010-03. En términos generales. Formatos Numéricos. Representaciones habituales Números enteros sin signo Números enteros con signo Signo mas magnitud absoluta Complemento a 1 Complemento a 2 BCD ( Binary Code Decimal) Coma flotante.

mariel
Download Presentation

Unidades aritmético lógicas

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Unidades aritmético lógicas Maquinas Digitales 2010-03

  2. En términos generales

  3. Formatos Numéricos • Representaciones habituales • Números enteros sin signo • Números enteros con signo • Signo mas magnitud absoluta • Complemento a 1 • Complemento a 2 • BCD (BinaryCode Decimal) • Coma flotante

  4. Coma flotante

  5. Arquitecturas para procesado aritmético • Dependencias • Velocidad de muestreo • Recursos Hardware • Tipos de arquitectura • Serie • Paralelo • Pipelined

  6. Arquitecturas Paralela Arquitecturas Serie

  7. Arquitectura Pipelined

  8. Operaciones lógicas • Compuertas lógicas : AND, OR, NOT,OR - EXCLUSIVA

  9. Desplazamientos y rotaciones • Desplazamiento lógico • Desplazamiento aritmético • Rotación Des. Cíclico • Rotación con carry

  10. Esquema de sumadores/restadores serie-serie

  11. Sumador/restadores paralelos • Sumadores propagadores de carry • Sumadores full-adder • Células de sumas de un solo bit • Células de sumas de 2 bits reducen el tiempo de propagación de carry

  12. Multiplicadores • Array (Arquitectura en paralelo) • Serie – Paralelo • Serie – serie • Pipelined • Multiplicadores de hardware reducidos • Truncadores

  13. Multiplicadores en array • Sin signo

  14. Multiplicadores en array • Con signo en complemento a 2 • Algoritmo Baugh-Wooley

  15. Multiplicadores serie –paralelo sin signo CSAS: CarrySaveAddShift

  16. Ejemplo

  17. Ejemplo parte 2

  18. Ejemplo parte 3

  19. Ejemplo parte 4

  20. Multiplicadores serie paralelo sin signo • Algoritmo FSP (Fast Serial Parallel)

  21. Multiplicador serie paralelo con signo CSAS con CA2

  22. Multiplicador serie paralelo con signo FSP con CA2

  23. Algoritmo de booth Supongamos dos números, multiplicando y multiplicador, con longitudes en bits, x para el primero, e y para el segundo: Construimos una matriz de tres filas y x+y+1 columnas. Identificaremos las filas como, A la primera, S la segunda y P la tercera. Se inician los x primeros bits de cada fila con: • A, el multiplicando. • S, el complemento a dos del multiplicando. • P, ceros. Los siguientes y bits se completan con: • A, ceros. • S, ceros. • P, el multiplicador. Para finalizar la matriz, se inician a 0 todos los valores de la última columna. Una vez iniciada esta matriz, se realiza el algoritmo. Se realizan y iteraciones del siguiente bucle. • Comparar los dos últimos bits de P, para realizar la siguiente acción: • 00 o 11: no se hace nada. • 01: P = P + A. Se ignora el acarreo. • 10: P = P + S. Se ignora el acarreo. • Desplazamiento aritmético de P a la derecha (se conserva el bit de signo). Finalmente, tras y iteraciones, se elimina el último bit de la derecha (menos significativo), obteniendo el resultado.

  24. Tarea 8 • Como realizar la multiplicación * 2 a un número potencia de 2 en binario. • Investigar como se realizan la implementación de la división sin y con signo (Complemento a 2)

  25. Bibliografía • http://micropic.wordpress.com/2008/02/02/multiplicacion-mediante-el-algoritmo-de-booth/ • http://es.wikipedia.org/wiki/Algoritmo_de_Booth • http://rua.ua.es/dspace/bitstream/10045/3932/1/S3_1_ALU.pdf • http://upcommons.upc.edu/e-prints/bitstream/2117/6124/1/TEMA3.pdf

More Related