Mikrocomputertechnik

1. Mikrocomputertechnik Herzlich Willkommen Jürgen Walter

2. Abb. 3.1 Logisches Symbol des 8051

3. Tabelle 3.1. Pin-Definitionen, Funktionen 8051 DIL

4. Read gesperrt Latch interner Q D Bus Port Port Port CLK Write Pin Latch Treiber Latch /Q Read Pin freigegeben außerhalb im Baustein Abb. 3.2. Prinzipieller Aufbau eines 8051-Ports

5. Read gesperrt Latch interner Q D Bus Port Port Port Write CLK Pin Latch Treiber Latch /Q Read Pin freigegeben außerhalb im Baustein Abb. 3.3. Datenweg: Zustand des Port-Pins lesen

6. Abb. 3.4. Datenweg: Pin beschreiben mit Speichern

7. Abb. 3.5 Zustand des Port-Latches lesen

8. Abb. 3.6 Aufbau des Treiberbausteins Port 1 bis 5

9. Abb. 3.7 Funktionsweise der FET’s im Controller

10. Abb. 3.8. Port 0 als Adressausg. 0-Pegel am Ausgang

11. Abb. 3.9 Port 0 als Adressausg. 1-Pegel am Ausgang

12. Abb. 3.10. Port 0 als Datenausgang mit 0-Pegel

13. Abb. 3.11 Port 0 als Datenausg. 1-Pegel am Ausgang

14. Abb. 3.12 Port 1 als bidirektionaler Port mit internem Pull-up Widerstand

15. Abb. 3.13 Port 2 als bidirektionaler Port mit internem Pull-up-Widerstand

16. Abb. 3.14 Port 3 als bidirektionaler Port mit Alternate Functions

17. Tabelle 3.2.Alternative Funktionen an Port 3

18. Abb. 3.15 Blockdiagramm des 8051 - 8051 A

19. Abb. 3.16 Verfeinertes Blockdiagramm des 8051 - 8051 A

20. Tabelle 3.3 Verwendete Abkürzungen im verfeinerten Blockbild des 8051

21. Tabelle 3.4 Port 3 Alternative Funktionen

22. Abb. 3.17 Klassischer Aufbau eines Digitalrechners

23. Abb. 3.18 Verfeinertes Blockdiagramm des 8051 Digitalrechners

24. ROM Timer 2 Interrupt RAM mit System PWM 80C51 Kern Sieben A / D Watchdog Ports Wandler Timer Abb. 3.19 80C535 Erweiterungen

25. Abb. 3.20. 80C515 / 80535 Blockdiagramm (weis – 8051)

26. Abb. 3.21 Adressbereiche 8051 mit den Befehlen zum Ansprechen

27. Abb. 3.23Harvard-Architektur Abb. 3.22Von-Neumann-Architektur

28. Abb. 3.24 Erzeugen der Von-Neumann-Architektur Tabelle 3.5 Erzeugen der Von-Neumann-Architektur

29. Übernahme der Instruktion aus dem Programmspeicher /PSEN vom Controller Daten Instr. N vom EPROM Adresse A0-A15 vom Controller Abb. 3.26 Prinzip für Lesen des Programmspeichers

30. Übernahme der Instruktion aus dem Programmspeicher t PSEN PLIV vom Controller t PXIZ Daten vom EPROM Instr. N t AVIV Adresse vom Controller A0-A15 Abb. 3.27 Programmspeicher lesen ohne Multiplex-Verfahren

31. Abb. 3.28 Programmspeicher lesen vereinfacht

32. Abb. 3.29 Blockbild für einfache Timingberechnungen

33. Abb. 3.30 Programmspeicher Lesezugriff vollständig

34. Abb. 3.31 Zeitbedingungen für EPROM und 80C535 in einem Signal-Zeit-Diagramm

35. Tabelle 3.6 Timing-Werte für Controller 80C535 und EPROM

36. Abb. 3.32Vor und nach der Adreßspiegelung

37. Abb. 3.33 Zustand nach dem Einschalten oder Reset

38. Abb. 3.34 Zustand bei Zugriff auf Adresse > 8000H

39. Abb. 3.35 Funktionsweise - Timing für Adressumschaltung

40. Abb. 3.36 Blockbild für Timingberechnungen am RAM

41. Abb. 3.37 Signal-Zeit Diagramm für Datenspeicher lesen am 80C535

42. Tabelle 3.7 Wichtigste Timing-Werte für Controller 80C535 externer Datenspeicher lesen (Datenbuch Siemens 80C535)Tabelle 3.8 Wichtigste Timing-Werte für den RAM-Speicher 55257 AFL-10 (Baugleich mit 62256A‑10L) sind (Datenbuch Toshiba MOS Memory)

43. Abb. 3.38 Schaltungsteil zur Erzeugung der Von-Neumann-Architektur Abb. 3.39 Zustand bei Zugriff auf Adresse > 8000h

44. Abb. 3.40 Signal-Zeit-Diagramm für Datenspeicher schreiben am 80C535

45. Tabelle 3.9 Wichtigste Timing-Werte für Controller 80C535 externer Datenspeicher schreiben ( Datenbuch Siemens 80C535 )Tabelle 3.10 Wichtigste Timing-Werte für den RAM-Speicher 55257 AFL-10 schreiben (Baugleich mit 62256A‑10L) sind ( Datenbuch Toshiba MOS Memory):