1 / 40

Układy i systemy mikroprocesorowe

Układy i systemy mikroprocesorowe. dr inż. Piotr Mróz. Struktura portu P1. 2. Struktura portu P0. 3. Multipleksowanie adresu i danych. Odczyt programu. 5. Odczyt danych. 6. Struktura portu P2. 7. Struktura portu P3. 8. Struktura portów P4 P6. 9. Struktura pamięci. SFR. DATA.

orde
Download Presentation

Układy i systemy mikroprocesorowe

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Układy i systemy mikroprocesorowe dr inż. Piotr Mróz

  2. Struktura portu P1 2

  3. Struktura portu P0 3

  4. Multipleksowanie adresu i danych

  5. Odczyt programu 5

  6. Odczyt danych 6

  7. Struktura portu P2 7

  8. Struktura portu P3 8

  9. Struktura portów P4P6 9

  10. Struktura pamięci SFR DATA BIT CODE XDATA IDATA

  11. Sposób połączenia pamięci RAM Jak na tablicy 11

  12. SFR 8051 12

  13. SFR 80C517A 13

  14. Liczniki T0 i T1 14

  15. Rejestr TCON 15

  16. Rejestr TMOD 16

  17. Tryb 0 17

  18. Tryb 1 18

  19. Tryb 2 19

  20. Tryb 3 20

  21. Pomiar częstotliwości zliczanie obliczanie tL INT0 T T=2*tL f=1/T 21

  22. D Q Q CP Pomiar częstotliwości f Programowy licznik przerwań licznika tL INT0 T T=12/fOSC*(lPRZ*2n+lIMP) f=1/T 22

  23. Licznik T2

  24. Licznik PWM

  25. Licznik watchdog

  26. Bound rate generator 1 80C517A

  27. Bound rate generator 2 80C517A

  28. Układ przerwań 8051 28

  29. Rejestry układu przerwań Interrupt Enable Register (IE) Interrupt Priority Register (IP)

  30. Priorytet przerwań

  31. Układ przerwań 80C517A

  32. Układ przerwań 80C517A – cd.

  33. Układ przerwań 80C517A – cd.

  34. Konfigurowanie portu UART • W celu ustawienia parametrów portu szeregowego należy ustawić: • licznik T1, T2 lub specjalizowany (prędkość transmisji portu szeregowego) • bity EA, ES i PS (układ przerwań procesora) • rejestr SCON (układ transmisji szeregowej) • Transmisja może być realizowana programowo lub sprzętowo

  35. Tryby pracy portu UART

  36. Rejestry portu UART SBUF Bufor danych wejściowych i wyjściowych SCON

  37. Prędkość transmisji

  38. Tablica prędkości transmisji

  39. Obsług aportu UART • Programowa – programowe sprawdzanie bitów RI i TI • Sprzętowa – wykorzystanie przerwań procesora void obslRS () interrupt 4 using 1 { if (RI) { RI=0; … // obsługa odbioru danych } else { TI=0; … // obsługa wysyłania danych } return; }

  40. KONIEC

More Related