INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)

1. INTRODUZIONE AI CONVERTITORIANALOGICO-DIGITALI (ADC)

2. L’IDEA DELLA CONVERSIONE ANALOGICO-DIGITALE Tensione di fondo scala , VFS VFS Intervallo di valori Vin a cui corrisponde lo stesso codice 2n intervalli … Uscita : …101 Vin N=5 (D1D2..Dn=…101) N=4 (D1D2..Dn=…100) Livello di tensione di ingresso N=3 (D1D2..Dn=…011) Risoluzione 0

3. RELAZIONE INGRESSO-USCITA di un ADC IDEALE Codice di uscita Minima variazione dell’ingresso in grado di produrre un cambiamento nel codice di uscita. Risoluzione 111 1 LSB 110 ADC con 12 bit e VFS=10V 2.44mV di risoluzione. 101 100 011 Intervallo di valori Vin a cui corrisponde lo stesso codice 010 001 000 Vin/VFS 1/8 1/4 1/2 3/4 1 Tensione di ingresso

4. ½ LSB -½ LSB ERRORE DI QUANTIZZAZIONE 111 110 101 100 011 Il codice di uscita SOTTOSTIMA la tensione di ingresso 010 001 000 1/8 1/4 1/2 3/4 1 Il codice di uscita SOVRASTIMA la tensione di ingresso Vin/VFS

5. 111 111 111 110 110 110 101 101 101 100 100 100 011 011 011 010 010 010 001 001 001 Vin/VFS 000 000 000 1/4 1/2 3/4 1 NON - LINEARITA’ DIFFERENZIALE Larghezza delgradino idealepari a 1 LSB. Larghezza del gradino Scostamento tra la larghezza del gradino i-esimo ed il suo valore ideale di 1 LSB ERRORE di linearità differenzialeDNL, Differential Non Linearity

6. 111 110 101 100 011 010 001 000 ERRORE DI QUANTIZZAZIONE in ADC REALE 1/4 1/2 3/4 1 ½ LSB -½ LSB

7. 111 110 101 100 011 010 001 000 NON - LINEARITA’ INTEGRALE 111 110 101 100 011 010 Retta interpolatrice 001 000 1/4 1/2 3/4 1 ERRORE di linearità integraleINL, Integral Non Linearity Scostamento tra il centro del gradino reale e quello teorico

8. 111 110 101 100 011 010 001 Vin/VFS 000 1/4 1/2 3/4 1 ERRORE per un CODICE MANCANTE Codice che non uscirà mai 1 LSB Se manca un codice, l’errore di quantizzazione è necessariamente maggiore di 1 LSB ½ LSB -½ LSB

9. ERRORE di GUADAGNO 111 110 101 Pendenza ideale 100 011 010 001 000 Vin/VFS 1/8 1/4 1/2 3/4 1 Tensione di ingresso

10. ERRORE di OFFSET 111 110 101 Offset 100 011 010 001 Vin/VFS 000 1/8 1/4 1/2 3/4 1 Offset Tensione di ingresso

11. ALTRE CARATTERISTICHE Dipendenza minima dei parametri dalla temperatura (espressi nei coefficienti di temperatura per gli errori di guadagno, offset e linearità) Monotonicità della risposta (il codice di uscita cresce sempre al crescere della tensione di ingresso)

12. D D … D Parola digitale di uscita 1 2 n BIT meno significativo – LSB, Least Significant Bit BIT più significativo – MSB, Most Significant Bit CONVERTITORI ANALOGICO-DIGITALI, ADC Ingressoanalogico V oppure I Uscitadigitale in in Convertitore D , D , … D 1 2 n A/D Grandezza di V , I FS FS riferimento ADC, Analog to Digital Converter N è il numero decimale intero corrispondente alla parola digitale D1D2…Dn:

13. STRUTTURA BASE DEI CONVERTITORI Segnale analogico da convertire Comparatore VX - VR(t) + Tensione di riferimento VR(t) viene fatta variare con l’obiettivo di eguagliare VX (entro l’errore di quantizzazione del convertitore) : Insieme di coefficienti binari D1D2…Dn che generano VR(t’) (e quindi VX )

14. CONVERTITORE A CONTATORE-RAMPAPrincipio di funzionamento Segnale analogico in INGRESSO VX - VR(t) + VDAC DACa n bit 2n valori discreti di VR Codice digitale di USCITA t CONTATOREa n bit Clock (ck)

15. LOGICA di CONTROLLO Segnale analogico in INGRESSO VX - VR(t) + S R Flip - Flop DACa n bit Q Codice digitale di USCITA E.O.C. (End Of Conversion) CONTATOREa n bit Clock (fck) Reset

16. TEMPO di CONVERSIONE Il tempo di conversione, Tconv, varia proporzionalmente a VX : TMIN per VX = 0V TMIN = 0 s TMAX per VX VFS Velocità di conversione relativamente bassa Esempio : ADC a 10 bit e fck=1 MHz TMAX=1.024 ms Al massimo possono essere previste ~1000 conversioni al secondo

17. ALTRE CARATTERISTICHE • Semplicità circuitale • Poco costoso • Sovrastima di VX VR(t)VDAC K+1 VX K t

18. CONVERTITORE A INSEGUIMENTOPrincipio di funzionamento Segnale analogico in INGRESSO VX - VR(t) + DACa n bit Codice digitale di USCITA Up Clock (ck) Logica CONTATOREa n bit Down

19. - VX VR(t) + DACa n bit Codice digitale di USCITA Up Clock Logica CONTATOREa n bit Down ANDAMENTO del SEGNALE VR(t),VX 1 LSB VX VR(t), segnale in uscita dal DAC t

20. VR(t),VX VX VR(t) PERDITA di ACQUISIZIONE Fronte rapido di VX Il DAC ha perso l’aggancio Perdita di acquisizione La parola immagazzinata dal contatore NON è rappresentativa di VX

21. 1/fin VFS t=0 FREQUENZA MASSIMA di AGGANCIO Massima velocità di variazione dell’ingresso sinusoidale VX: Massima velocità di variazione dell’uscita del DAC:

22. 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 1g 2g 2g 2g 2g METODO a RICERCA BINARIA Trovare la pallina più pesante ? Partendo da 8 palline, sono bastate 3 pesate ! In generale : partendo da 2n elementi, bastano n passaggi.

23. CONVERTITORE ad APPROSSIMAZIONI SUCCESSIVE Segnale analogico in INGRESSO VX - VR(t) + DACa n bit Codice digitale di USCITA Start LOGICA di CONTROLLOSAR – Successive Approximation Register Clock E.O.C.

24. Esempio di approssimazioni successive VR(t),VX VFS 111 110 110 101 VX 101 100 100 100 VR(t) 011 Codice finale 010 001 0 000 t T 2T 4T 3T

25. TEMPO di CONVERSIONE Per convertitori ad n bit Velocità di conversione elevata Esempio : ADC a 10 bit e fck=1 MHz TConv= 10 s Si potrebbe raggiungere un tasso di 100.000 conversioni/s Fattori limitanti la frequenza di clock, fck : • tempo di assestamento del DAC • tempo di risposta del comparatore(in particolare quando VX e VR differiscono di poco) • tempo di risposta della SAR

26. FREQUENZA MASSIMA del SEGNALE da CONVERTIRE E’ fondamentale che il segnale di ingresso resti costante entro ±½LSB durante il tempo di conversione Massima velocità di variazione di un ingresso sinusoidale: Durata della conversione : Esempio : ADC a 10 bit e fck=1 MHz fin< 16 Hz per un segnale sinusoidale con ampiezza picco-picco pari a VFS