I I I.1. Parametri caratteristici I I I.2. Richiami sui t ransistori MOS

1. G.- F. Dalla Betta, G. Soncini. Appunti di Elettronica 2. Capitolo III Porte logiche digitali in tecnologiaCMOS III.1. Parametri caratteristici III.2. Richiami sui transistori MOS III.3. Logiche CMOS statiche III.4. Logiche CMOS dinamiche Esempi ed Esercizi

2. Introduzione • Con il termine Famiglie Logiche (FL)si indica un particolare modo di realizzare in forma integrata le funzioni logiche elementari (NOR, NAND, ...), chedifferisce da altri sotto il profilo circuitale e/o tecnologico. • Le FL realizzate con circuiti integrati in silicio si dividono in due grandi gruppi, bipolari e MOS, ciascuno dei qualiulteriormente suddiviso in rapporto alle diverse caratteristiche tecnologiche e circuitali dei componenti utilizzati. • Oltre alle FL di tipo bipolare e MOS in silicio, è opportuno ricordare i circuiti realizzati in Arseniuro di Gallio (GaAs) e altri semiconduttori compositi (III-V) per il rilevante interesse strategico nelle applicazioni ad alta velocità (in particolare per le telecomunicazioni).

3. III.1. Parametri caratteristici Livelli logici Soglia logica Margini di immunità ai disturbi Ritardo di propagazione Dissipazione di potenza Prodotto ritardo-consumo Fan-out e Fan-in Livello d’integrazione, costo ed affidabilità

4. Per definire parametri e cifre di merito di una FL si fa normalmente riferimento alla porta logica più semplice, l’invertitore. IOUT IIN VIN VOUT • Relazioni di tipo statico • Caratteristica ingresso/uscita (I/O): lega fra loro VOUT e VIN • Caratteristica di ingresso: lega fra loro IIN e VIN (univoca) • Caratteristica di uscita: lega fra loro IOUT e VOUT (dipende generalmente da VIN, a causa della forte direzionalità nella propagazione dei segnali)

5. Caratteristica statica ingresso/uscita OUT = IN Caso ideale • Livelli logici 1 e 0 rappresentati da: • tensione VDD (alimentazione) • tensione nulla (massa). • Tensione di soglia (threshold) • VIN < VLT VOUT = VDD • VIN > VLT VOUT = 0 Av ~ 0 VOUT VDD |Av | >> 1 logico 0 logico 0 VTH =VDD /2 VDD VIN

6. Caratteristica statica ingresso/uscita Caso reale: caratteristica marcatamente non lineare * : punti di funzionamento nominali VOUT VIN |Av | ~ 0 VOUT VOHMIN VOHNOM Av = -1 * VOHMIN DH |Av |>> VIHMIN VILMAX DL VOLMAX VOLMAX VOLNOM * * * VILNOM VIHMIN VIN VILMAX VIHNOM

7. Escursione soglia (swing logico) dell’invertitore Swing Logico: SL = VOHNOM - VOLNOM Definizioni alternative: SL = VOHMIN - VOLMAX (in uscita) SL = VIHMIN - VILMAX (in ingresso) VOUT VOHNOM * VOHMIN VOLMAX VOLNOM * * * VILNOM VIHMIN VIN VILMAX VIHNOM

8. Soglia logica (Logic Threshold, LT) dell’invertitore LT = tensione di autopolarizzazione dell’invertitore con uscita cortocircuitata sull’ingresso VIN1 VOUT2 VOUT1=VIN2 Interpretazione: linea “spartiacque” Rigenerazione e standardizzazione dei segnali VOUT1 = VIN2 VIN1 = VLT - d1 d2 VOUT1 = VLT + d2 , d2 > d1 d1 VOUT2 VIN1 VLT VLT

9. Margini di Immunità ai Disturbi (1) MID = massima tensione di rumore compatibile con il buon funzionamento dell’invertitore Dipendenza dallo swing logico DH + DL < VOHMIN -VOLMAX VOUT1 = VIN2 MID = min (DL ,DH) VOHMIN DH =VOHMIN -VIHMIN idealmente DH = DL DL =VILMAX -VOLMAX VOUT2 VOLMAX VIN1 VILMAX VIHMIN

10. Margini di Immunità ai Disturbi (2) Dipendenza dal guadagno della caratteristica statica VOUT1 = VIN2 C ( CA = DH, DB = DL ) A B D VOUT2 VIN1

11. Margini di Immunità ai Disturbi (3) Dipendenza dalla simmetria della caratteristica statica VOUT1 = VIN2 D’H DH D’L DL VOUT2 VIN1

12. Ritardi dei segnali per gate pilotati da generatori ideali VIN t tHL tLH VOUT VOHMIN VTRAN = VOHMIN + VOLMAX 2 VOLMAX tR tF t

13. Tempo di ciclo ( tc) tc > tHL + tLH (tipicamente da 10 a 50 volte maggiore) Frequenza di ciclo (fc) fc= 1/ tc (massima frequenza di commutazione) N.B. 1) tHL e tLH dipendono dal carico (CL) 2) tHL e tLH sono generalmente diversi tra loro (le prestazioni dinamiche sono determinate dal più grande dei due) tPD = tHL + tLH Ritardo di propagazione ( tPD) 2

14. Ritardi di propagazione per gate pilotati da altri gate (funzionamento normale con transizioni non istantanee) VIN VOHMIN VTRAN VOLMAX tHL tLH t VOUT VOHMIN VTRAN VOLMAX t

15. Consumo di potenza Consta di due componenti, una di tipo dinamico (PDIN, sempre presente) e una di tipo statico (PST). PST = VA · (IOH· tOH + IOL· tOL) ·f tOH e tOL = frazioni del periodo di commutazione (T=1/f) in cui il gate si trova negli stati stazionari con uscita alta e bassa; IOH e IOL = correnti assorbite dall’alimentazione in tali intervalli di tempo Se PST è presente, tipicamente PST >> PDIN per qualunque frequenza di interesse pratico, PTOT ~ PST

16. Consumo di potenza dinamico PDIN comprende la potenza necessaria a caricare la capacità di carico (CL) e quella associata alla corrente di penetrazione iP(t). VA Transizione VOL ----> VOH Ipotesi semplificativa: iP(t) = 0 Rete di pull-up iA(t) ¥ E = ò iC(t) ·VA dt = VA· ò CL ·dV/dt · dt = VA· CL · òdV = VA· CL · (VOH - VOL) » VA· CL iC(t) 0 VOUT ¥ 0 Rete di pull-down VOH iP(t) CL VOL 2

17. Consumo di potenza dinamico (2) 2 E = VA· CL • Meta’ dell’energia e’ immagazzinata nel condensatore • (e persa poi nella transizione complementare VOH ----> VOL) • Meta’ dell’energia e’ dissipata dal circuito di pull-up • E = energia necessaria per eseguire una transizione completa • PDIN = E / t = E· f = VA· CL · f 2 N.B. Un ulteriore contributo a PDIN arriva dalla potenza dissipata da iP(t).

18. Prodotto ritardo-consumo dei gate • Velocità di commutazione e ritardi di propagazione possono essere modificati variando le correnti in gioco (agendo su R, Lmin, ecc.), quindi non sono caratteristiche intrinseche di una famiglia logica. • D’altra parte, un aumento delle correnti corrisponde ad un aumento della potenza dissipata. • Più significativo è il prodotto ritardo-consumo (P · tPD, dimensionalmente un’energia), che misura l’efficienza di un circuito nell’utilizzare la potenza assorbita per produrre alte velocità di funzionamento. • A differenza dei termini che lo compongono, P · tPD è pressochè indipendente dai valori dei componenti, rappresentando quindi una caratteristica intrinseca del solo schema circuitale.

19. Prodotto ritardo-consumo dei gate (2) Interpretazione di P · tPD nel caso ideale con: a) PST >> PDIN iST (t) corrente che determina PST b) iC(t) º iST (t) (corrente di carica poco dipendente da Vout) c) iP(t) » 0 tPD = (VOH - VOL) · CL, P = VA · IST IST P · tPD = VA · (VOH - VOL) · CL P · tPD » VA · CL Condizione ottima per avere basso P · tPDe’ avere iC(t) costante durante l’intero transitorio (generatore di corrente). In caso contrario, se iC(t) decresce all’aumentare di Vout, la corrente iST(t) che dà luogo al consumo di potenza non verrebbe interamente impiegata. 2

20. Carichi riconfigurabili • Le reti di carico riconfigurabili rappresentano un caso importante, perche’ sono in grado di fornire correnti molto diverse a seconda dello stato del gate, a spese ovviamente di complicazioni circuitali. • In particolare, sono comuni due casi diversi: • Rete di carico (pull-up) ad altissima impedenza quando la rete di scarica (pull-down) è in conduzione (PST(t) » 0, P ·tPD diminuisce) • Buffer (per CL elevate): rete di carico riconfigurata in modo da erogare durante il transitorio una iC(t) > iST(t) • (tPD-BUFFER < tPD-IST, P ·tPD diminuisce)

21. Fan-Out • I gate di ciascuna FL devono funzionare rispettando un insieme di specifiche, che riguardano parametri sia statici che dinamici. • Le prestazioni dipendono dal carico che un gate deve pilotare, costituito tipicamente da un certo numero (N) di altri gate elementari. • - CL (e quindi tPD ) proporzionale a N; • - VOH e/o VOL possono dipendere dalla corrente erogata al (o assorbita dal) carico in condizioni stazionarie (e quindi da N). • Esiste un numero massimo di gate che può essere pilotato senza violazioni delle varie specifiche; il più grande numero di gate pilotabili nel rispetto dell’intero insieme di specifiche che qualificano una FL è detto Fan-Out. • Per i circuiti CMOS, il Fan-Out è determinato essenzialmente da considerazioni di tipo dinamico (CL massima compatibile con una certa velocita’).

22. Fan-In • Considerazioni analoghe valgono per l’ingresso dei circuiti, portando alla definizione del Fan-In, che è il massimo numero di gate connettibili in ingresso ad un circuito nel rispetto di tutte le sue specifiche. • Nonostante l’apparente simmetria delle definizioni, i due parametri hanno una rilevanza molto diversa: mentre il Fan-Out rappresenta una caratteristica di fondamentale importanza, raramente il limitato Fan-In costituisce un problema serio.

23. Livello d’integrazione, costo e affidabilità • Il livello di integrazione (gate/cm2) dipende dalla struttura e dalla tecnologia dei circuiti ed è costantemente aumentato col progresso della microelettronica, portando a componenti più complessi e quindi più costosi e con maggior probabilità di guasti e malfunzionamenti. • Tuttavia l’incremento del numero di funzioni elementari (gate) su un chip ha largamente compensato questi effetti globali, apportando un costante miglioramento dei parametri specifici e riducendo il costo per gate in modo proporzionale all’aumento del livello di integrazione. • Una cifra di merito “complessiva” e’ la resa funzionale (functional throughput), che fornisce un’indicazione del numero di operazioni eseguibili per unità di area (vantaggio del CMOS sul bipolare).

24. III.2 Richiami sui transistori MOS Circuiti elettronici analogici: elaborazione segnali analogici (transistori MOSFET e BJT usati come amplificatori) Circuiti elettronici digitali: elaborazione segnali binari (transistori MOSFET e BJT usati come interruttori elettronici) BJT current controlled MOSFET voltage controlled ID IC D C G B IB VGS S E Transistore in conduzione (on): interruttore chiuso Transistore in interdizione (off): interruttore aperto

25. Transistore MOS a canale n (n-MOSFET) Dispositivo elettronico a 3 (4) terminali: G = Gate S= Source D= Drain (B= Bulk) a) microstruttura (sezione) G S D n+ n+ pSi B b) topologia superficiale (layout) L=lunghezza canale W=larghezza canale W S D W/L: fattore di forma L

26. iD D iG G B vDS vGS vBS S Transistore MOS a canale n (2) d) Condizioni operative normali vGSpositiva (>VTn) VTn = tensione di soglia vDSpositiva vSB = - vBS ³ 0 c) Simbolo circuitale N.B. Per vGS < VTn : iD ~ 0 (transistore “off “ o in interdizione) In condizioni stazionarie, iG= 0

27. vGS = 5 V iD[mA] vGS = 4 V Polarizzazione normale: vGSpositiva (>VTn) vDSpositiva vGS = 3 V vGS = 2 V vGS < VTn (=1V) 0 2 4 vDS[V] VTn= tensione di soglia Per vGS < VTn : iD ~ 0 (transistore “off “ o in interdizione) Transistore n-MOS: caratteristiche corrente tensione iD Caratteristica statica di uscita: iD=f( vDS ; vGS ) D G vDS vGS S

28. Modello ai grandi segnali per transistore n-MOS Interdizione: vGS < VTniD ~ 0 Regione: vGS > VTn lineare (triodo) vDS <vGS - VTn Saturazione: vGS > VTn vDS ³vGS - VTn Kn: fattore tecnologico (conducibilità intrinseca) W/L: fattore geometrico (fattore di forma)

29. Effetto Body • Nelle equazioni che descrivono il funzionamento del dispositivo, la • tensione vBS non compare direttamente, ma interviene a determinare • la tensione di sogliaVTn attraverso il cosidetto effetto Body. • In particolare, VTn varia con vBS secondo la seguente equazione: iD=f(vGS; vBS ) se vDS<< iD vSB1 < vSB2 < vSB3 VSB   0.6Vparametro tecnologico (potenziale di substrato) g fattore di effetto Body vGS VT1 VT2 VT3

30. iD D G vDS vGS S Modulazione della lunghezza di canale Caratteristica statica di uscita del MOSFET in saturazione • : fattore di modulazione della lunghezza di canale 1/ caratteristica del MOSFET e comunque grande La pendenza delle caratteristiche di uscita può essere trascurata nelle analisi circuitali di prima approssimazione iD[mA] 0 vDS[V] 1/=VA[V]

31. iD 0 D G vDS vGS <VTn S equivalente: vGS ~ 0 (<VTn ) MOSFET in applicazioni digitali: MOSFET off (in interdizione) ~ interruttore aperto vGS < VTn iD 0 per qualsiasi vDS iD=f( vDS; vGS = parametro ) iD[mA] parametro vGS vGS < VTn (=1V) 2 4 6 vDS[V]

32. iD D G vDS ~ 0 vGS  VTn S equivalente: vGS ~ VDD ( VTn ) MOSFET in applicazioni digitali: MOSFET on (in conduzione) ~ interruttore chiuso vGS VTn vDS ~ 0 iDlimitata da circuito esterno iD=f( vDS; vGS) iD[mA] vGS >> VTn (=1V) vGS  VTn parametro VGS 2 4 vDS[V]

33. Caratteristiche iS=f( vSD;vSG) vSG=5 V vSG=4 V vSG=3 V vSG=2 V vSG>|VT p |(1V) vSD 2 4 Transistore “on” per VSG> |VTp | Transistore “off” per VSG< |VTp| Transistore MOS a canale p (p-MOSFET) Dispositivo complementare (tensione di soglia VTp negativa) iS [mA] iS S vSG vSB vSD B G D 0 S B G D

34. Modello ai grandi segnali per transistore p-MOS Interdizione: vSG< |VTp |iS~ 0 Regione: vSG>|VTp | lineare (triodo) vSD<vSG - |VTp | Saturazione: vSG>|VTp | vSD³vSG - |VTp | Kp: fattore tecnologico (conducibilità intrinseca) W/L: fattore geometrico (fattore di forma)

35. Transistori n-MOS e p-MOS: analogie e differenze • Come si è visto, le equazioni descrittive del comportamento dei transistori sono sostanzialmente le stesse, purchè si faccia riferimento ai moduli delle grandezze in gioco. • Mediante opportuni accorgimenti tecnologici le tensioni di soglia dei due tipi di transistori possono essere rese uguali e opposte (±1V) • A causa di alcune asimmetrie tecnologiche, sono generalmente diversi i fattori di effetto Body ( g ). • Per motivi fisici:

36. Evoluzione storica Famiglie Logiche MOS statiche (a rapporto) dinamiche Logiche n-MOS Logiche CMOS statiche dinamiche

37. III.3. Logiche CMOS statiche • La tecnologia CMOS (Complementary MOS) è quella che occupa il ruolo più importante nell’intero panorama della moderna microelettronica • Le logiche CMOS, infatti, consentono di ottenere le migliori prestazioni tra tutte le altre: in particolare, basso consumo di potenza (esenti da consumo statico), ampio swing logico e margine di immunità ai disturbi, alte densità di integrazione. • Accanto alle logiche CMOS pienamente complementari (FCMOS), esistono varianti che utilizzano prevalentemente i transistori nMOS e funzionano in modo dinamico. • La tecnologia CMOS consente l’utilizzo anche di transistori bipolari (anche se con caratteristiche non ottimali) che possono essere sfruttati per pilotare efficamente carichi capacitivi elevati. Questa filosofia ha trovato la sua massima espressione nelle logiche Bi-CMOS.

38. Invertitore FCMOS (Fully CMOS) • Entrambi i transistori operano senza effetto Body. • La piena complementarietà dello schema è soddisfatta se i due transistori hanno tensioni di soglia uguali e opposte e lo stesso fattore di conducibilità estrinseca (bn = bp). • (W/L)p = (W/L)n · (Kn / Kp) @ 2.5· (W/L)n • In realtà questa condizione spesso non viene realizzata per non penalizzare le caratteristiche del circuito dal punto di vista dell’area occupata e delle prestazioni dinamiche (carico dello stadio a monte). VDD Mp VIN VOUT Mn

39. Verifica della funzione logica e caratteristiche generali • a) VIN = VIL < VTn n-MOS OFF • p-MOS ON (VSG=VDD-VIL > |VTp|) • VOUT = VOH =VDD • b) VIN = VIH = VDD n-MOS ON • p-MOS OFF (VSG= 0 < |VTp|) • VOUT = VOL = 0 • Ottengo il massimo swing logico senza vincoli sul fattore di forma dei dispositivi, che possono essere dimensionati separatamente rispetto ad altre specifiche • In condizioni nominali non ho consumo di potenza statico VDD VIN VOUT

40. Invertitore FCMOS: caratteristica statica La caratteristica statica può essere ricavata analiticamente, risolvendo l’equazione che esprime l’uguaglianza tra le correnti dei transistori n-MOS e p-MOS Posso distinguere 5 zone diverse: I) n-MOS spento, p-MOS lineare ( VSD=0) II) n-MOS saturo, p-MOS lineare III) n-MOS e p-MOS saturi (zona a guadagno maggiore, comprende la VLT) IV) n-MOS lineare, p-MOS saturo V) n-MOS lineare (VDS=0), p-MOS spento p-MOS triodo VOUT p-MOS saturo n-MOS saturo I II VDD n-MOS triodo III IV V VTp VTn VDD + VTp VIN

41. Calcolo analitico caratteristica statica ingresso-uscita Zona I: VIN< VTn, VOUT = VDD Zona II: Zona III: Eqn. Secondo grado: ramo di parabola VIN costante

42. In realtà VOUT entra tramite l’effetto di modulazione della lunghezza di canale [ iD=iD0 · (1 + l· VOUT) ], non considerato nel modello utilizzato per il transistore (pendenza non infinita). Zona IV Zona V: VIN> VDD+VTp, VOUT = 0 Eqn. Secondo grado: ramo di parabola

43. Caratteristica statica: punti notevoli • Soglia logica: imponendo nella equazione relativa alla zona III • VIN = VOUT = VLT, si ottiene: • Caso notevole: VTn = |VTp| = VT , bn = bp = b VLT = VDD / 2 • VILMAX e VIHMIN: impongo la condizione dVOUT/dVIN= -1 nelle equazioni delle correnti relative alle zone II e IV, rispettivamente. • Nel caso notevole di perfetta simmetria, si ottengono:

44. Caso simmetrico e caso ad area minima • La condizione VTn = |VTp| = VT è generalmente soddisfatta • La condizione bn = bp può essere volutamente non soddisfatta per non aumentare l’area occupata e la capacità parassita di carico, con aumento del tempo di propagazione. • Spesso i transistori vengono quindi realizzati con lo stesso fattore di forma Z=W/L, idealmente unitario • La simmetria della caratteristica statica (e quindi il margine di immunità ai disturbi) risente di questa scelta (traslazione nel verso indicato in figura). VOUT VDD bn=bp Zn=Zp VDD /2 VDD /2 VIN

45. Prestazioni dinamiche: considerazioni generali VOUT IMn VDD Mn CL • Ipotesi semplificativa (caso peggiore): i transitori di salita e discesa di un gate hanno inizio soltanto dopo che si sono virtualmente esauriti quelli del gate che lo pilota. • Durante le commutazioni, la capacità di carico viene caricata (scaricata) dal solo transistore p-MOS (n-MOS) mentre l’altro transistore è spento.La situazione è quindi perfettamente analoga per i due transitori. • Esempio • Calcolo analitico transitorio di discesa. • Nell’ipotesi di CL costante posso separare le variabili.

46. Il transitorio va diviso in due parti, di durata tS e tL, corrispondenti alle due diverseregioni di funzionamento del transistore n-MOS: • tS: n-MOS saturo. VDS > VGS –VTn VOUT > VDD –VTn • tL: n-MOS in regione lineare. VDS > VGS –VTn VOUT < VDD -VTn • tS: n-MOS saturo.

47. 2) tL: n-MOS in regione lineare, VOLMAX <VOUT < VDD -VTn Separo le variabili: L’integrale va risolto per scomposizione in fratti semplici (Appendice):

48. Sommando i due intervalli temporali si ottiene: dove • Oltre che come strumento di analisi, l’espressione di tHL può essere utilizzata come formula di progetto: dato un tHL massimo, agisco su (W/L)n per garantire tHL <tHL-max

49. VOUT VDD VDD-VTn VOLMAX t tL tS Andamento qualitativo di VOUT=f(t) • tS: n-MOS saturo. Transitorio a corrente costante. • Andamento lineare di VOUT 2) tL: n-MOS in regione lineare. Transitorio a corrente variabile. Andamento esponenziale di VOUT N.B. tL >> tS

50. Tempo di salita (tLH) dove • Nel caso simmetrico con transistori ugualmente conduttivi (VTn=|VTp|=VT, bn=bp), se VOLMAX=VDD - VOHMIN i tempi di salita e di discesa sono uguali tra loro.