Presentazione Proposte di Tesi Marzo 2008

1. Presentazione Proposte di Tesi Marzo 2008 A. Paccagnella et al.

2. Chi siamo? Prof. Alessandro Paccagnella Assegnisti di ricerca: Giorgio Cellere, Simone Gerardin Dottorandi: Marta Bagatin, Alberto Gasperin, Alessio Griffoni, Andrea Manuzzato, Paolo Rech, Marco Silvestri Cosa facciamo? Affidabilità di circuiti integrati CMOS: i circuiti degradano nel tempo… Effetti di radiazione ionizzante: siamo continuamente bombardati da neutroni a livello del mare, che possono dare origine ai cosiddetti soft error (zeri che diventano uni) Il nostro gruppo

3. Perché è importante quello che facciamo? Intel: “awarded a patent for the idea of building cosmic ray detectors into every chip” Texas Instruments: “soft errors are the biggest threat to the reliability of digital computations” Microsoft: “desktop and notebook computers may need to adopt error-correcting code (ECC) memory to combat rising system crashes from single-bit memory errors” Con chi collaboriamo? Il nostro gruppo (2)

4. Affidabilità ed effetti di radiazione dal componente elementare al circuito complesso: MOSFET Celle di memoria non volatili Circuiti Memorie Microprocessori/microcontrollori FPGA Argomenti di tesi MISURE NANOELETTRO-NICHE, FISICA DEI DISPOSITIVI IRRAGGIAMENTI, TEST DI VITA ACCELERATI SPICE, VHDL, ASSEMBLY, C/C++

5. CMOS avanzato • Analisi degli effetti delle scariche elettrostatiche su ossidi di gate ultra sottili tramite misure di rumore in bassa frequenza • Prove accelerate di vita in temperatura su dispositivi FinFET • Analisi delle interazioni tra il danno indotto dalla radiazione ionizzante e i fenomeni di usura dovuti a elettroni caldi e negative bias temperature instability

6. CMOS avanzato (2) Attività previste: • Caratterizzazione elettrica dei dispositivi • Test di vita accelerati/scariche elettrostatiche • Irraggiamenti: raggi X, ioni pesanti • Analisi dei dati • Simulazione fisica • Modellizzazione fisica Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

7. Celle di memoria non-volatili • Caratterizzazione elettrica e affidabilistica di celle SONOS (basate sull’intrappolamento di carica in uno strato dielettrico) • Caratterizzazione elettrica e affidabilistica di celle Resistive RAM (basate sul cambio di resisitività di film sottili) • Caratterizzazione elettrica e affidabilistica di celle PhaseChangeMemories (basate sull’amorfizzazione/cristallizazione di un elemento di memoria)

8. Celle di memoria non-volatili (2) Attività previste: • Caratterizzazione elettrica dei dispositivi • Test di vita accelerati • Irraggiamenti: raggi X, ioni pesanti • Caratterizzazione con tecniche di microscopia a forza atomica • Analisi dei dati • Simulazione fisica • Modellizzazione fisica Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

9. Affidabilità di circuiti • Studio dell’impatto circuitale delle degradazione dei transistor dovuta a fenomeni di elettroni caldi, NBTI e breakdown dell’ossido di gate • Studio dell’impatto circuitale della degradazione dei transistor indotta dalla radiazioneionizzante • Studio dell’impatto circuitale di transitori indotti da particelle ionizzanti

10. Affidabilità di circuiti (2) Attività previste: • Caratterizzazione elettrica di transistor degradati e non • Estrazione di parametri SPICE • Dimensionamento di piccoli circuiti digitali e analogici • Simulazione SPICE con e senza degrado • Analisi dei dati Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

11. Memorie • Analisi del tasso di errore indotto da particelle alfa in funzione della dose ricevuta in memorie SRAM commerciali • Dipendenza del tasso di errore indotto da particelle alfa in funzione dell’invecchiamento in memorie SRAM commerciali

12. Memorie Attività previste: • Progetto e realizzazione di software e schede di test • Preparazione campioni (scappucciamento) • Test di vita accelerati • Irraggiamenti: particelle alfa, raggi X • Analisi dei dati • Simulazione fisica • Modellizzazione fisica Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

13. Microprocessori • Valutazione della sensibilità a soft error indotti da particelle alfa su core di microprocessore ARM • Valutazione della sensibilità a soft error indotti da particelle alfa su core di microcontrollori

14. Microprocessori (2) Attività previste: • Progetto PCB • Progetto software C/C++ assembly • Irraggiamento con alfa • Analisi dati • Irrobustimento software • Software predittivo per il tasso d’errore Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

15. FPGA • Realizzazione di una piattaforma di fault injection per le FPGA della famiglia Virtex-4 di Xilinx • Realizzazione di un setup sperimentale per esperimenti di irraggiamento su FPGA Xilinx

16. FPGA (2) Attività previste: • Progetto PCB • Progetto blocchi VHDL • Progetto software C/C++ • Reverse engineeringbitstream Durata prevista: circa 6 mesi (Possibili tesi ridotte per lauree triennali di 2/3 mesi)

17. alessandro.paccagnella@dei.unipd.it Possibilmente specificando l’area di interesse: Contattateci MOSFET Celle di memoria non volatili Circuiti Memorie Microprocessori FPGA