1 / 10

TECHNIKA CYFROWA

TECHNIKA CYFROWA. Poziomy napięć w bramkach logicznych. Poziomy napięć w bramkach logicznych serii: TTL, LS, AS, HC, HCT. TECHNIKA CYFROWA. Poziomy napięć w bramkach logicznych.

sonel
Download Presentation

TECHNIKA CYFROWA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych Poziomy napięć w bramkach logicznych serii: TTL, LS, AS, HC, HCT

  2. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych • Poziom napięć logicznych- to wartość napięć wejściowego i wyjściowego, które układ realizuje jako gwarantowany stan 0 i 1. Wartość logiczna 0 może być reprezentowana w układzie przez napięcie bliskie zeru, natomiast wartość logiczna 1 przez napięcie wyższe od napięcia zasilania. W związku z tym podawane są zakresy napięć logicznych dla 0 oraz 1.

  3. TECHNIKA CYFROWA Poziomy napięć w standardowym układzie TTL Poziomy napięć w bramkach logicznych

  4. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych Stany wyjściowe 0 i 1 uzyskuje się przy pewnym zakresie napięć wejściowych, napięcia zasilania Ucc = 5V oraz temperatury pracy 25 C. ⁰ TTL- Transistor-Transistor Logic LS- Low-Power Schottky Logic AS- Advanced Schottky Logic HC- High Speed CMOS Logic HCT- High Speed CMOS Logic

  5. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych

  6. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych

  7. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych

  8. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych

  9. TECHNIKA CYFROWA Poziomy napięć w bramkach logicznych Bibliografia: 1. P. Gajewski, J. Turczyński, Cyfrowe układy scalone CMOS. 2. W. Głodzki, L. Grabowski, Pracownia podstaw techniki cyfrowej. 3. P. Horowitz, W. Hill, Sztuka elektroniki t.2, WKŁ, Warszawa 2001. 4. J. Kalisz, Podstawy elektroniki cyfrowej, WKŁ, Warszawa 1998. 5. S. Kuta, Elementy i układy elektroniczne Cz. II 6. M. Łakomy, J. Zabrodzki, Cyfrowe układy scalone TTL, PWN, Warszawa 1976. 7. P. Misiurewicz, M. Grzybek, Półprzewodnikowe układy logiczne, WNT, Warszawa 1975. 8. J. Pienkos, J. Turczyński, Układy scalone TTL w systemach cyfrowych, WKŁ Warszawa 1980 9. W. Sasal, Układy scalone serii UCY74LS i UCY74S 10. http://adam.dunat.freehost.pl/data/se/uklady_cyfrowe.pdf 11. http://www.ti.com/ 12. http://www.fairchildsemi.com/

  10. TECHNIKA CYFROWA Poziomy napięć logicznych w bramkach serii: TTL, LS, AS, HC, HCT Renata Sitko III rok ETI Instytut Techniki UP Kraków 2011

More Related