1 / 36

Programabilna digitalna kola

Programabilna digitalna kola. Smer: Elektronska kola i sistemi Semestar: V I Fond: 2 + 2 + 1 Predmetni nastavnik: Goran Lj. Đorđević Predmetni asistent: Milica Mitić Konsultacije: kabinet 306 ž (u prizemlju). K lasifikacija IC. IC projektovana za datu primenu. Full-Custom ASIC.

swann
Download Presentation

Programabilna digitalna kola

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Programabilna digitalna kola • Smer: Elektronska kola i sistemi • Semestar: VI • Fond: 2 + 2 + 1 • Predmetni nastavnik: Goran Lj. Đorđević • Predmetni asistent: Milica Mitić • Konsultacije: kabinet 306ž (u prizemlju) Arhitektura mikrosistema

  2. Klasifikacija IC IC projektovana za datu primenu Arhitektura mikrosistema

  3. Full-Custom ASIC • Projektovanje do nivoa layout-a • Vremenski zahtveno • Mogućnost postizanja visokih performansi • Projekat IC-a (u vidu lejauta) se dostavlja fabrici poluprovodnika gde se IC fabrikuje • Skupa tehnologija (visoki fiksni, početni troškovi) • Tipičan projekat traje više meseci Arhitektura mikrosistema

  4. Standard-cell ASIC • IC lejaut se konstruiše od pred-projektovanih modula (standardnih ćelija) • Standardne ćelije se projektuju u full-custom tehn. (neko drugi ih projektuje) • Manji rizik i ušteda u vremenu • Postoji i veće ćelije (mikroprocesori i sl. - tzv. hard-cores) Arhitektura mikrosistema

  5. Standard-cell ASIC • Ćelija (različitih dužina) se kao cigle u zidu raspoređuju u redove • Većina veza prolazi kroz kanale između redova, mada neke pozicijećelija mogu služiti kao prolazi između redova Arhitektura mikrosistema

  6. Gate-Array ASIC • IC je delimično fabrikovano (ćelije, napajanje ćelija i sl.) • Kada se projekat IC-a dostavi fabrici, IC se dorađuje nanošenjem slojevi metala (radi povezivanja tranzistora) • Smanjeno vreme fabrikacije • Niži troškovi Arhitektura mikrosistema

  7. Struktuirani ASIC Arhitektura mikrosistema

  8. PLD • Klasifikacija: • SPLD (Simple PLD): PLA + PAL + ROM • CPLD (Complex PLD) • FPGA (Field-Programmable Gate Array) Arhitektura mikrosistema

  9. PLA • Bolova algebra: Svaka logička funkcija se može predstaviti u vidu zbira logičkih proizvoda. Npr. f1 = x1’x2x3’ + x2x4’ + x1x4 • PLA: dve programabilne mreže: • AND – realizuje logičke proizvode • OR – sumira logičke proizvode Arhitektura mikrosistema

  10. PLA (unutrašnja struktura) • f1= x1x2 + x1x3` + x1`x2`x3. • f2 = x1x2 + x1`x2`x3 + x1x3 Simbolički prikaz Arhitektura mikrosistema

  11. PAL • AND mreža programabilna, OR mreža fiksna f1 = x1x2x3` + x1`x2x3 f2 = x1`x2` + x1x2x3 Arhitektura mikrosistema

  12. PAL 16L8 (kombinacioni izlazi) Arhitektura mikrosistema

  13. ROM • AND mreža fiksna, OR mreža programabilna • AND matrica ima funkciju binaranog dekodera n/2n (generator minterma) • Mogućnost realizacije proizvoljen funkcije n promenljvih Arhitektura mikrosistema

  14. Programiranje SPLD kola Arhitektura mikrosistema

  15. CPLD • Sadrži više logičkih blokova (PAL ili PLA strukture) međusobno povezanih programabilnom prekidačkom matricom. • U/I blokovi za spregu sa pinovima kola. Arhitektura mikrosistema

  16. FPGA • PLD kola najvećeg logičkog kapaciteta (od 10K do 1M ekvivalentnih gejtva) • Zasnovani na logičkim blokovima (a ne na prekidačkim mrežama) • Dodatno sadrže ugrađenu RAM memoriju i specijalizovane module, kao što su množači, komunikacioni kontroleri i sl. • Omogućavaju realizaciju sistema na čipu (zasnovanih na mikroprocesoru) Arhitektura mikrosistema

  17. FPGA (logički blok) • Logički blok: • LUT - univerzalni logički blok sa malim brojem ulaza (n = 4-6) i jednim izlazom. • Realizuje se kao RAM 2nx1. Sadržaj RAM-a definiše logičku funkciju. Dvoulazni LUT – može da realizuje proizvoljnu funkciju dve promenljive Arhitektura mikrosistema

  18. FPGA (LUT – realizacija funkcije) Arhitektura mikrosistema

  19. FPGA (realizacija složenijih funkcija) f = f1 + f2 = x1x2 + x2’x3. Arhitektura mikrosistema

  20. ASIC v.s. FPGA Arhitektura mikrosistema

  21. Time-to-Market ! Novi proizvodi brže dostižu masovnu proizvodnju i kraće vreme ostaju na tržištu Arhitektura mikrosistema

  22. Time-to-market Arhitektura mikrosistema

  23. Novi projekti Arhitektura mikrosistema

  24. ASIC v.s. PLD Arhitektura mikrosistema

  25. Proizvođači Arhitektura mikrosistema

  26. Logički kapacitet FPGA kola Arhitektura mikrosistema

  27. Evolucija FPGA kola Arhitektura mikrosistema

  28. Savrmene FPGA arhitekture Arhitektura mikrosistema

  29. Tehnologije programiranja Arhitektura mikrosistema

  30. Programiranje ˝izvan sistema˝ Arhitektura mikrosistema

  31. Programiranje ˝u sistemu˝ Arhitektura mikrosistema

  32. Programiranje FPGA kola Arhitektura mikrosistema

  33. ˝Floating_Gate˝ tehnologija • Postojanost, reprogramabilnost • Primena kod SPLD, CPLD Arhitektura mikrosistema

  34. SRAM tehnologija • Nepostojanost, reprogramabilnost Arhitektura mikrosistema

  35. SRAM tehnologija • Pass tranzistor + SRAM ćelija • Multiplekser + SRAM ćelija(e) Arhitektura mikrosistema

  36. Antifuze • Sturktura: provodnik-dijalektrik-provodnik • Programiranjem postaje permanentni spoj Arhitektura mikrosistema

More Related