DIGITALNA ELEKTRONIKA

1. DIGITALNA ELEKTRONIKA II. Elektronički sklopovi

2. Tehnike realizacije logičkih sklopova • Različitosti tehnika s obzirom na: • Brzinu rada • Utrošak snage • Otpornost na šum • Jednostavnost izrade (cijena) • ... II. Elektronički sklopovi

3. Tehnike realizacije logičkih sklopova • Logičke familije integriranih sklopova mogu se podijeliti u dvije osnovne grupe: • Sklopove koji se temelje na radu bipolarnih tranzistora • Sklopove koji koriste MOSFET tranzistore II. Elektronički sklopovi

4. Tehnike realizacije logičkih sklopova Neke tehnike: ·        otpornik-tranzistor logika (RTL) ·        diodna logika (DL) ·        diodno-tranzistorska logika (DTL) ·        tranzistor-tranzistor logika (TTL) ·        logika zajedničkog emitera (ECL) ·        MOSFET (MOS) ·        komplementarni MOSFET (CMOS) II. Elektronički sklopovi

5. Tehnike realizacije logičkih sklopova S razvojem tehnologije, neke tehnike su se pokazale male uspješnim od drugih, npr: ·        otpornik-tranzistor logika (RTL) (nije više u upotrebi) ·        diodna logika (DL) (nije u upotrebi u int.sklopovima) ·        diodno-tranzistorska logika (DTL) (nije više u upotrebi) ·        tranzistor-tranzistor logika (TTL) ·        logika zajedničkog emitera (ECL) ·        MOSFET (MOS) ·komplementarni MOSFET (CMOS) → danas najčešće II. Elektronički sklopovi

6. Tehnike realizacije logičkih sklopova Logički sklopovi mogu biti realizirani u pozitivnoj i negativnoj logici. Pozitivna logika je ona kod koje je napon nivoa '1' pozitivniji od nivoa '0' tj. U(1) > U(0), a negativna logika je ona kod koje je napon nivoa '1' negativniji od nivoa '0' tj. U(1) < U(0). Drugim riječima, negativna logika predstavlja inverziju pozitivne logike II. Elektronički sklopovi

7. Tehnike realizacije logičkih sklopova Svako realno linearno pojačalo ima ograničeni opseg izlaznih napona koji je određen naponom napajanja. Prijenosna karakteristika tipičnog invertirajućeg linearnog pojačala prikazana je na slici II. Elektronički sklopovi

8. Tehnike realizacije logičkih sklopova Ako takav sklop želimo koristiti kao linearno pojačalo, moramo osigurati da ulazni napon bude unutar linearnog područja rada sklopa. No, možemo ga koristiti i kao logički sklop: ako je ulazni signal uvijek izvan linearnog područja rada pojačala, dva preostala ulazna područja napona možemo predstaviti sa '0' (područje nižih ulaznih napona) i '1' (područje viših ulaznih napona) II. Elektronički sklopovi

9. Tehnike realizacije logičkih sklopova Izlazni napon onda može imati samo dvije moguće vrijednosti – maksimalna izlazna vrijednost ('1') i minimalna izlazna vrijednost napona ('0'). Ako izl. napon ima bilo koju vrijednost iz ovog raspona, tretira se kao logičko 1. ne koristi se! OTPORNOST NA ŠUM / SMETNJU! Npr. ako ulazni napon ima bilo koju od ovih vrijednosti, logički sklop će ga tretirati kao logičku 0 II. Elektronički sklopovi

10. Tehnike realizacije logičkih sklopova • Sa slike vidimo da za vrijednost na ulazu '0', na izlazu imamo '1', i obratno – ovo je najjednostavniji logički sklop: logički inverter ili NE sklop. • Izlaz (naponska razina) iz ovakvog sklopa može se dovesti na ulaz nekog drugog logičkog sklopa. • Potrebno je napomenuti da se pri izradi logičkih invertora nastoji linearno područje tj. područje prijelaza iz jednog stanja u drugo što više smanjiti odnosno postići što brži prijelaz iz jednog stanja u drugo (obrnuto od pojačala, gdje želimo što duže (idealno, uvijek) ostati u linearnom području). II. Elektronički sklopovi

11. Tehnike realizacije logičkih sklopova Bipolarni tranzistor kao logička sklopka(tranzistorska sklopka) Kad je ulazni napon Uul blizu nule, BJT je “isključen” (ne vodi tj. radi u zapiranju) i kroz kolektor protiče zanemariva struja → UR≈0. Izlazni napon Uiz je zbog toga po iznosu gotovo jednak naponu napajanja UCC UR=RC ·IC 2. Kirch.zakon: Uiz=UCC -UR II. Elektronički sklopovi

12. Tehnike realizacije logičkih sklopova • Bipolarni tranzistor kao logička sklopka • Kad je ulazni napon visok, BJT je “uključen” (vodi, tj. radi u zasićenju), UR≈UCC→ izlazni napon je jednak naponu UCE zasićenja tranzistora, koji općenito iznosi oko 0.2 V. • Na slici su prikazani odnosi između ulaznog signala invertora i odgovarajuće struje kolektora i izlaznog napona. • Kada bi se tranzistor ponašao kao idealna sklopka, za niski ulazni napon (0 na ulazu) izlazni napon bi bio točno UCC, a za visoki ulazni napon (1 na ulazu) točno 0V→ tranzistorska sklopka je aproksimacija idealne sklopke II. Elektronički sklopovi

13. Tehnike realizacije logičkih sklopova Bipolarni tranzistor kao logička sklopka • Postoji kašnjenje između promjene ulaznog napona i odziva na izlazu tranzistora. • Vrijeme isključenja je značajno dulje od vremena uključenja. Osnovni razlog je u duljem vremenu potrebnom minoritetnim nositeljima da napuste bazu prilikom isključenja. • Ova vremena su vrlo kratka (tipično red veličine ns do μs) • ZAKLJUČAK: Bipolarni tranzistor se može iskoristiti kao vrlo brza elektronička sklopka, čije je stanje (uključeno/isključeno) određeno iznosom ulaznog napona II. Elektronički sklopovi

14. Tehnike realizacije logičkih sklopova • MOSFET tranzistor kao logička sklopka • MOSFET je dominantan oblik korištenja FET-ova za primjenu u digitalnoj tehnici. • Za analogne primjene naziv FET-ovi, u digitalnim sustavima -MOS sklopovi(opisuje način izrade tranzistora umjesto načina rada). • Glavne prednosti MOS tranzistora u odnosu na bipolarne tranzistore: jednostavnost i jeftinija izrada. • Dodatne prednosti MOS logičkih sklopova (sklopova temeljenih na MOS tranzistorima): zauzimaju manju površinu na siliciju (veći broj elemenata na čipu); manja i potrošnja snage (manje zagrijavanje). • Nedostatak MOS tranzistora: (općenito) sporiji rad • Osnovna shema i princip korištenja MOS-sklopke je vrlo slična BJT-sklopki II. Elektronički sklopovi

15. Tehnike realizacije logičkih sklopova MOSFET tranzistor kao logička sklopka(NE sklop) • Kad je ulazni napon Uul (UGS) nizak (blizu 0 V), N-kanalni MOSFET obogaćenog tipa je “isključen” (ponaša se kao otvorena sklopka) jer je tranzistoru potreban pozitivan napon na upravljačkoj elektrodi za formiranje kanala između S i D. Struja izvoda ID je stoga zanemariva - na otporniku R gotovo nikakav pad napona. • Izlazni napon je stoga (2. K.Z., ista logika kao kod BJT-a) blizu napona napajanja Uiz≈ UDD (logička '1'). • Kad je ulazni napon na visokom potencijalu (blizu napona napajanja), velik ulazni napon formira kanal vrlo malog otpora. MOSFET je “uključen” (ponaša se kao zatvorena sklopka) i struja teče kroz otpornik R i kanal. Kako je otpor kanala znatno manji od R, pad napona na kanalu (Uiz) je znatno manji od pada napona na R (sjetimo se naponskog djelila), tj. izlazni napon je blizu 0 V (logička '0'). II. Elektronički sklopovi

16. Tehnike realizacije logičkih sklopova MOSFET (MOS) • Korištenje otpornika u integriranim sklopovima nije ekonomično pa se kao aktivna opterećenja koriste MOSFET tranzistoriosiromašenog tipa kojima je UGS=0, pa je kanal uvijek isti (kanal “glumi” otpornik) • Korištenje N-kanalnih MOSFET tranzistora: NMOS logika • Korištenje P-kanalnih tranzistora: PMOS logika • Velika prednost MOS tehnologije: jednostavnost izrade u integriranoj tehnici (cijena). II. Elektronički sklopovi

17. Tehnike realizacije logičkih sklopova MOSFET (MOS) Samo ako su oba ulaza na log.1, oba MOSFETa će biti uključena (obje sklopke zatvorene), pa potencijal točke Z (izlazni napon) pada na 0. Ako je i jedan od MOSFETa isključen (na ulazu ima nizak napon, tj. log. 0), (gotovo) nema ID→ (gotovo) nema pada napona na R → potencijal Z ≈UDD ponaša se kao otpornik NE sklop NI sklop II. Elektronički sklopovi

18. Tehnike realizacije logičkih sklopova Komplementarni MOSFET (CMOS) • velika brzina rada • vrlo mala potrošnja (izl. struja praktično nikad ne teče) • Ovi sklopovi koriste istovremeno i N-kanalne i P-kanalne MOSFETe - odatle i naziv: komplementarni MOSFET. • Kao i kod NMOS sklopova, napon UDD predstavlja logičku '1', a 0 V predstavlja logičku '0'. Kako su različito polarizirani, tranzistori se različito ponašaju s obzirom na napon na upravljačkoj elektrodi. Osnovni princip: Dok visoki napon (npr. oko UDD) na upravljačkoj elektrodi uključuje N-kanalni tranzistor, istovremeno isključuje P-kanalni. Obratno vrijedi za niski (npr. oko 0V) napon na upravljačkoj elektrodi. II. Elektronički sklopovi

19. Tehnike realizacije logičkih sklopova Komplementarni MOSFET (CMOS) CMOS: a) NE sklop b) NI sklop II. Elektronički sklopovi

20. Tehnike realizacije logičkih sklopova Princip rada CMOS NE sklopa (MOSFETi se promatraju kao idealne sklopke). Ako se komplementarni MOSFETi promatraju kao idealne sklopke upravljane naponom (ovo je aproksimacija u svrhu lakšeg promatranja osnovnog pricipa rada), N-kanalni se ponaša kao zatvorena sklopka (formiran “jak” kanal) ako je potencijal G dovoljno veći od potencijala S (tj. UGS dovoljno pozitivan). Međutim, P-kanalni se ponaša kao zatvorena sklopka ako je potencijal G dovoljno manji od S (da bi se kanal formirao, G treba privlačiti šupljine), tj. UGS mora biti negativno (ovaj slučaj je za sliku desno, kada je na ulazu logička 0: UGS = -5V). II. Elektronički sklopovi

21. Tehnike realizacije logičkih sklopova Princip rada CMOS NI sklopa za A=0,B=1 i A=1,B=0 II. Elektronički sklopovi

22. Tehnike realizacije logičkih sklopova Princip rada CMOS NI sklopa za A=0,B=0 i A=1,B=1 II. Elektronički sklopovi

23. Tehnike realizacije logičkih sklopova Komplementarni MOSFET (CMOS) NAPOMENA: Da bi se NMOS ponašao kao zatvorena sklopka, nije nužno da bude UGS=5V (kao u prethodnim ilustrativnim primjerima), već je dovoljno da G bude dovoljno pozitivniji od S (tipično po iznosu iznad cca. 50% napona dodira promatranog NMOS-a, UP). Npr. ako je UP=2V za oba NMOS-a iz prethodnog primjera, dovoljno je (tipično) da UGS>3V da bi se NMOS mogao smatrati zatvorenom sklopkom, no što pozitivniji G u odnosu na S, kanal je “deblji” i NMOS predstavlja bolju aproksimaciju sklopke. Isto tako, da bi se NMOS ponašao kao otvorena sklopka nije nužno da UGS=0V (kao u primjerima) - dovoljno je samo da UGS<UP (jer tada nema kanala i otpor između D i S je praktično beskonačan). Potpuno isto vrijedi i za PMOS-e, samo su obrnuti predznaci. Npr. pretpostavimo da je napon dodira oba PMOS-a iz prethodnog primjera UP = -2V. Ako je UGS<-3V, možemo uzeti da je formiran dovoljno “jak” P-kanal da se PMOS može smatrati zatvorenom sklopkom. Naravno, što je potencijal G niži u odnosu na S, to je aproksimacija sklopke bolja – npr. UGS=-5V (potencijal točke A je 0V) je bolje od UGS=-4V (potencijal točke A je 1V). Isto tako, ako je UGS>-2V, onda kanal ne postoji, te PMOS predstavlja otvorenu sklopku (dakle, svejedno je dali je UGS = -1.5V, -1V ili 0V – kanala nema!). UKRATKO: Na ulaze A i B se nije moralo dovoditi 5V kao logička 1 i 0V kao logička 0, da bi sklop korektno radio. Podjednako bi dobro radio i da smo dovodili npr. 4.8V kao logičku 1 i/ili npr. 0.4V kao logičku 0. II. Elektronički sklopovi

24. Tehnike realizacije logičkih sklopova Komplementarni MOSFET (CMOS) Iako je CMOS sklopove teže proizvesti nego NMOS ili PMOS sklopove jer je potrebno izrađivati istovremeno i N i P kanalne MOSFETe, velika brzina, mala potrošnja i velika otpornost na šum imaju za posljedicu da je ova tehnologija najraširenija tehnologija koja se koristi pri izradi integriranih krugova (IC-ova) danas. II. Elektronički sklopovi