DSP sa FPGA

1. DSP sa FPGA Osnove Altera Cyclone II arhitekture Vladimir Rajović

2. Cyclone II na jednom slajdu • Gustina pakovanja do 68416 logičkih elemenata (LE) • Broj U/I korisnih pinova do 622 • Do 1.1Mbit ugrađene memorije • Do 150 18 x 18 množača • 90nm tehnologija • Napon napajanja 1.2V • Mogućnost komunikacije sa okolinom preko velikog broja standarda

3. Cyclone II: Osnove arhitekture • Članovi Cyclone II familije sastoje se od dvodimenzionalne arhitekture koja se sastoji od redova i kolona. • blokovi logičkog niza (LAB), memorijski blokovi, množači i U/I blokovi povezani su različitim kategorijama linija za povezivanje redova i kolona

4. Cyclone II: Osnove arhitekture • Logički niz sastoji se od Blokova logičkog niza (LAB), koji se pak sastoje od po 16 osnovnih logičkih elemenata (LE). • LABovi su grupisani po redovima i kolonama. • U okviru jedne komponente može postojati od 4608 do 68416 logičkih elemenata (LE)

5. Cyclone II: Osnove arhitekture • Globalna mreža za taktovanje sastoji se od 16 globalnih linija za takt koje prolaze kroz celu komponentu • Ove linije mogu se koristiti i za druge signale, ako je potrebno • Četiri PLL bloka koji se nalaze u uglovima komponente omogućavaju generisanje potrebnih taktnih signala

6. Cyclone II: Osnove arhitekture • Ugrađeni memorijski blokovi (M4K) su blokovi sa dva pristupa kapaciteta 4kb + bitovi za parnost (ukupno 4608b) • Mogu raditi u režimima prave memorije sa dva pristupa, proste memorije sa dva pristupa, memorije sa jednim pristupom, ROM memorije, FIFO bafera i pomeračkog registra • Maksimalna brzina rada ovih blokova je 260MHz • U okviru jedne komponente može biti od 119kb do 1152kb ugrađene memorije

7. Cyclone II: Osnove arhitekture • Svaki ugrađeni množač može se konfigurisati tako da radi kao dva 9x9b množača ili kao jedan 18x18b množač, na učestanosti do 250 MHz. • Operandi mogu biti istog ili različitih znakova

8. Cyclone II: Osnove arhitekture • Ulazno-izlazni blokovi podržavaju različite standarde, uključujući i diferencijalno signaliziranje. • Podržani su na primer 66-MHz i 33-MHz, 64-bitni i 32-bitni PCI, PCI-X i LVDS. • Ulazno-izlazni blokovi sadrže ulazno-izlazne elemente. Svaki ulazno-izlazni element sadrži bidirekcioni ulazno-izlazni bafer i tri registra: za ulazni signal, izlazni signal i signal dozvole izlaza. • Moguće je povezati različite spoljašnje memorije, uključujući: DDR SDRAM, DDR2 SDRAM, SDRAM, i QDRII SRAM, sa maksimalnom učestanošću rada 167 MHz.

9. Cyclone II Logički elementi (LE)

10. Cyclone II: logički elementi (LE) • Najmanja gradivna jedinica Veza na registarski lanac Veza na lanac za prenos LUT sa 4 ulaza za generisanje bilo koje funkcije sa 4 promenljive Programabilni registar Veze sa ostatkom komponente

11. Cyclone II: logički elementi (LE) Jedan LE se povezuje sa lokalnim vezama u okviru istog LABa, linijama za povezivanje redova i linijama za povezivanje kolona, kao i direktnim vezama za levog i desnog suseda Programabilni registar može raditi kao JK, D, T i SR LUT se može koristiti za kombinacionu funkciju, a registar za pomerački registar, istovremeno

12. Cyclone II: logički elementi (LE) • Rad u normalnom modu

13. Cyclone II: logički elementi (LE) • Rad u aritmetičkom modu (sabirači, brojači, akumulatori, komparatori) Potpuni sabirač Register packing je podržan iako nije prikazan Softver može da automatski napravi lance za prenos duže od 16 spajajući susedne LAB po vertikali

14. Cyclone II Blokovi logičkog niza (LAB)

15. Cyclone II: blokovi logičkog niza (LAB) • Jedan LAB sastoji se od: • 16 logičkih elemenata • kontrolnih signala • lanaca signala prenosa • registarskih lanaca • lokalnih linija za povezivanje • Lokalne linije za povezivanje prenose signale između LE u okviru istog LAB, dok registarski lanci povezuju registre u susednim LE

16. Cyclone II: blokovi logičkog niza (LAB)

17. Cyclone II: blokovi logičkog niza (LAB) • Lokalne linije za povezivanje povezuju LE u okviru istog LABa. • Sa druge strane, ove linije povezane su sa linijama za povezivanje redova i kolona, kao i sa linijama za direktno povezivanje sa susednim levim i desnim blokom (LAB, M4K, množač ili IOE) Direktno povezivanje

18. Cyclone II: blokovi logičkog niza (LAB) • LAB kontrolni signali sastoje se od: • dva takta • dve dozvole takta • dva signala za asinhrono brisanje • jednog signala za sinrono brisanje • jednog signala za sinhroni upis

19. Cyclone II: blokovi logičkog niza (LAB) • Kontrolni signali formiraju se od 6 signala koji se prenose po globalnim linijama za taktove, kao i četiri signala koji stižu preko linija za lokalno povezivanje

20. Cyclone II Linije za povezivanje redova i kolona

21. Cyclone II: linije za povezivanje redova i kolona • Višestruke linije za povezivanje • Tehnologija direktnog prosleđivanja • Determinističko rutiranje: obezbeđuje uvek isto iskorišćenje resursa zapovezivanje, bez obzira na poziciju unutar čipa

22. Cyclone II: linije za povezivanje redova i kolona • Višestruke linije za povezivanje: • Povezivanje redova • Direktne veze susednih blokova • R4 linije • R24 linije • Povezivanje kolona • Registarski lanci • C4 linije • C16 linije • Linije iste vrste su iste dužine, predvidljivost!

23. Cyclone II: linije za povezivanje redova i kolona • Linije za povezivanje redova povezuju sve vrste blokova (LAB, PLL, M4K, množače) u istom redu • Direktne veze između susednih blokova • R4 linije se prostiru kroz četiri bloka na levo i četiri bloka na desno u odnosu na izvorišni blok • R24 linije se prostiru duž 24 bloka

24. Cyclone II: linije za povezivanje redova i kolona • Linije za direktno povezivanje omogućavaju komunikaciju bloka sa svojim levim i desnim susedom (PLL samo sa jednim) • Na ovaj način se štedi na resursima linija za povezivanje redova

25. Cyclone II: linije za povezivanje redova i kolona • R4 linije prostiru se duž četiri bloka, levo i desno od izvorišnog LABa • Brze veze u regionu od 4 bloka • Svaki LAB ima svoj par R4 linija kojima šalje signale levo i desno

26. Cyclone II: linije za povezivanje redova i kolona R4 linije

27. Cyclone II: linije za povezivanje redova i kolona • Pored izvorišnog bloka, na levu R4 liniju može da šalje podatke i levi sused; analogno važi i za desnu R4 liniju • R4 linija povezuje se sa drugim R4 linijama, povećavajući doseg linije • R4 linije su takođe povezane sa R24, C4 i C16 linijama

28. Cyclone II: linije za povezivanje redova i kolona • R24 linije prostiru se duž 24 bloka, i omogućavaju najbrže moguće povezivanje nesusednih blokova • Ove linije se povezuju sa drugim linijama na svakom četvrtom bloku u redu • R24 linije ne komuniciraju direktno sa blokovima komponente, već preko R4 i C4 linija • Ove linije povezuju se sa R4, R24, C4 i C16 linijama

29. Cyclone II: linije za povezivanje redova i kolona • Linije za povezivanje kolona povezuju blokove u istoj koloni • Registarski lanci u okviru jednog LABa • C4 linije se prostiru kroz četiri bloka na gore i na dole u odnosu na izvorišni blok • C16 linije se prostiru kroz 16 blokova

30. Cyclone II: linije za povezivanje redova i kolona • Registarski lanci omogućavaju povezivanje susednih LE u okviru jednog LABa

31. Cyclone II: linije za povezivanje redova i kolona • C4 linije prostiru se duž četiri bloka, dole i gore, od izvorišnog LABa • Brze veze u regionu od 4 bloka • Svaki LAB ima svoj par C4 linija kojima šalje signale levo i desno (baš tako!)

32. Cyclone II: linije za povezivanje redova i kolona

33. Cyclone II: linije za povezivanje redova i kolona • Pored izvorišnog bloka, na gornju C4 liniju može da šalje podatke i susedni blok; analogno važi i za donju C4 liniju • C4 linija povezuje se sa drugim C4 linijama, povećavajući doseg linije • C4 linije su takođe povezane sa R4, R24 i C16 linijama

34. Cyclone II: linije za povezivanje redova i kolona • C16 linije prostiru se niz16 blokova, i omogućavaju najbrže moguće povezivanje nesusednih blokova po vertikali • Ove linije povezuju se sa drugim linijama na svakom četvrtom bloku u koloni • C16 linije ne komuniciraju direktno sa blokovima komponente, već preko R4 i C4 linija • Ove linije povezuju se sa R4, R24, C4 i C16 linijama

35. Cyclone II: linije za povezivanje redova i kolona • Sve navedeno uglavnom važi, pored LABova, za sve ostale blokove. • Smer signala treba uzeti u obzir, nisu sve veze dvosmerne!

36. Cyclone II Taktovanje

37. Cyclone II: taktovanje • 16 globalnih linija za taktovanje – do 16 taktova • Do četiri fazno kontrolisane petlje (PLL) • Mogućnost menjanja izvora takta • Mogućnost zabrane / dozvole takta

38. Cyclone II: taktovanje • Svaka linija za takt ima pripadajući blok za kontrolu takta, u kome se vrši izbor signala takta koji će pobuđivati liniju • Signal takta može biti • Izlaz PLLa • CLK pinovi • DPCLK pinovi • Interna logika (ne mora da bude taktni signal)

39. taktni pinovi dvostruke namene taktni pinovi

40. Cyclone II: taktovanje • Ulazni signali u blok za kontrolu takta mogu biti: • Četiri CLK pina na istoj strani komponente • Tri PLL takta • Četiri DPCLK pina na istoj strani komponente • Četiri interna signala

41. Cyclone II: taktovanje ovo se ne menja

42. Cyclone II: taktovanje • Globalne linije za takt se multipleksiraju i tako se formiraju 6-bitne magistrale taktova koje se razvode • po redovima • do U/I oblasti u kolonama • do U/I oblasti u redovima • Na nivou LABa se 6-bitne linije dalje multipleksiraju na dve linije

43. Cyclone II: taktovanje Takt za U/I blokove na krajevima kolona Takt za redove Takt za U/I blokove na krajevima redova

44. Svaki red svoja dva razvoda

45. Cyclone II: PLL • Množenje i deljenje takta m=1..32, n=1..4 • Fazni pomeraj • Rezolucija je jedna osmina periode naponski kontrolisanog oscilatora • Menjanje faktora ispunjenosti • Do tri taktna izlaza • Jedan izlaz za vezu sa drugim čipovima preko pina komponente • “Manuelna” promena takta za vreme rada komponente

46. Cyclone II: PLL “pojačavač” greške referentni takt povratni takt detekcija zaključavanja petlje izbor faze

47. Cyclone II Ugrađena memorija

48. Cyclone II: ugrađena memorija • Kolone M4K blokova • Ulazni registri za sinhronizaciju upisa • Izlazni registri za protočne dizajne • Izlazni registri mogu da se premoste, ulazni ne

49. Cyclone II: ugrađena memorija • Implementacija različitih tipova memorija pomoću M4K blokova: • pravi RAM sa dva pristupa • prosti RAM sa dva pristupa • RAM sa jednim pristupom • ROM • FIFO bafer • pomerački registar

50. Cyclone II: ugrađena memorija • Maksimalna brzina rada 260 MHz • Ukupno 4608b u jednom bloku • Konfiguracije: • 4k x 1, 2k x 2, 1k x 4, 512 x 8, 512 x 9, 256 x 16, 256 x 18, 128 x 32, 128 x 36 • Svaki bajt ima svoj bit parnosti • Moguć je upis na nivou bajta za proizvoljnu širinu reči • Dve memorijske komponente mogu se pakovati u isti blok