1 / 19

Sekvencijski sklopovi

Sekvencijski sklopovi. Sekvencijski logički sklopovi – posjeduju svojstvo pamćenja . Memorijska svojstva ostvaruju se na dva načina: pozitivnom povratnom vezom (statički sklopovi), skladištenjem naboja (dinamički sklopovi). Statički sekvencijski sklopovi. Radne točke:

toby
Download Presentation

Sekvencijski sklopovi

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Sekvencijski sklopovi Sekvencijski logički sklopovi – posjeduju svojstvo pamćenja. Memorijska svojstva ostvaruju se na dva načina: • pozitivnom povratnom vezom (statički sklopovi), • skladištenjem naboja (dinamički sklopovi).

  2. Statički sekvencijski sklopovi Radne točke: • A i B - stabilna stanja, • C - nestabilno (metastabilno) stanje. Prema načinu okidanja – SR, JK, T, D bistabili.

  3. Statički asinkroni SR-bistabil

  4. Statički upravljani (sinkroni) SR-bistabil f – impulsi takta

  5. Ispravnost rada sinkronog SR-bistabila Promjena izlaznog napona s dimenzijama serijskih tranzistora T5 i T6.

  6. Vremenski odziv sinkronog SR-bistabila

  7. Bistabil temeljen na multipleksoru Ispravnost rada ne ovisi o dimenzijama tranzistora. Uz f = 1 - bistabil je transparentan. Uz f = 0 - bistabil je u stanju čekanja. s prijenosnim CMOS sklopovima s prijenosnim tranzistorima

  8. Jednostavni bistabili (engl. latch) Upravljani su s visokom ili niskom razinom impulsa takta. Problem utrke kod jednostavnog bistabila

  9. Bridom okidani bistabili(engl. flip‑flop) Karakteristična vremena: • vrijeme postavljanja ts (engl. set‑up time) • vrijeme držanja th (engl. hold time) • vrijeme kašnjenja bistabilatdB(engl. delay time) Minimalna perioda impulsa takta sekvencijskog logičkog sklopa:

  10. Dvostruki D-bistabil Sastoji se od dva jednostavna bistabila: glavnog (engl. master) i pomoćnog (engl. slave). Procjena vremena:

  11. SPICE analiza vremena postavljanja

  12. SPICE analiza vremena kašnjenja Impuls takta uf mijenja se 200 ps nakon promjene ulaznog napona uD. Vremena kašnjenja su tdBNV= 103 ps i tdBVN= 126 ps.

  13. Neidealni impulsi takta Zbog različitih dužina prospojnih linija i njihovih parazitnih kapaciteta dolazi do pomaka impulsa takta (engl. clock skew). Rezultat je preklapanja impulsa takta  i . Primjer: uz preklapanje • oba bistabila su transparentna • ulazi invertora I1 i I3 istovremeno su upravljani s izlazima T1 i I2, odnosno T3 i I4, te su naponi u tim točkama nedefinirani.

  14. Dvofazni impulsi takta Rješenje problema preklapanja impulsa takta: korištenje dva nepreklapajuća impulsa takta (dvofazni impulsi) f1 i f2. Uzf1=f2= 0svi su prijenosni tranzistori isključeni – svojstva dinamičkog sklopa. Ovisno o logičkim razinama impulsa takta bistabil radi kao statički i dinamički sklop - pseudostatički bistabil.

  15. Dinamički sekvencijski sklopovi Dinamički sekvencijski sklopovi - jednostavniji su od statičkih. Rad im temelji na skladištenju naboja - memoriranje podataka je vremenski ograničeno (trajanje reda veličine milisekundi). Prvenstveno se koriste u sinkroniziranim strukturama koje su stalno upravljane s impulsima takta. Primjer: dvostruki dinamički D‑bistabil s prijenosnim sklopovima.

  16. Taktni CMOS bistabil Taktni CMOS bistabil (engl. clocked CMOS – C2MOS) - dinamički bistabil neosjetljiv na preklapanje impulsa takta  i .

  17. Pravi jednofazni taktni bistabil Jednofazni taktni bistabil (engl. true single‑phase clocked ragistar – TSPCR). - koristi samo impuls takta , ali ne i njegov koplement . pozitivni bistabil negativni bistabil Dvostruki bistabil realizira se serijskim spajanjem pozitivnog i negativnog bistabila.

  18. Uključenje logičke funkcije U strukturu TSPC bistabila može se ugraditi logička funkcija.

More Related