1 / 25

第十一讲 C6000 的片内存储器 IRAM

第十一讲 C6000 的片内存储器 IRAM. 片内存储器的构成 片内程序存储器 片内数据存储器 存取的优化 高速缓存 cache C6211/C6711 两级存储结构. 内容简介. 概述 —— 框图. 概述 —— 资源. 概述 ——IRAM 请求的来源. 片内 RAM 是资源的一部分 CPU 和 DMA 是最主要的两个访问者 DMC 和 PMC 控制访问者与资源之间的通信. IPRAM. 总容量 64k bytes （甚至 384k bytes ） 一次读取一个取指包 256-bit 数据宽度 配置 映射的程序存储器 程序 cache.

agrata
Download Presentation

第十一讲 C6000 的片内存储器 IRAM

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第十一讲 C6000的片内存储器IRAM BIT / TI

  2. 片内存储器的构成 片内程序存储器 片内数据存储器 存取的优化 高速缓存cache C6211/C6711两级存储结构 内容简介 BIT / TI

  3. 概述——框图 BIT / TI

  4. 概述——资源 BIT / TI

  5. 概述——IRAM请求的来源 • 片内RAM是资源的一部分 • CPU和DMA是最主要的两个访问者 • DMC和PMC控制访问者与资源之间的通信 BIT / TI

  6. IPRAM • 总容量64k bytes（甚至384k bytes） • 一次读取一个取指包 • 256-bit数据宽度 • 配置 • 映射的程序存储器 • 程序cache BIT / TI

  7. IPRAM——模式 • 两种工作状态 • 静态存储器 • 高速缓存cache • 4种模式 • 存储器映射 • cache使能 • cache冻结 • cache bypass BIT / TI

  8. IPRAM——结构 BIT / TI

  9. IDRAM • 总容量64k bytes（甚至512k bytes） • 单周期双存取 • CPU与DMC间2*64-bit数据总线 • DMC与IDRAM间4*16-bit数据总线 BIT / TI

  10. IDRAM —结构—C6201 C6201的IDRAM结构 BIT / TI

  11. IDRAM —结构—C6201B C6201B的IDRAM结构 BIT / TI

  12. IDRAM —结构—C6701 BIT / TI

  13. IDRAM —结构—C6201B BIT / TI

  14. IDRAM —结构—C6701 BIT / TI

  15. IDRAM —存取效率 • 访问冲突 • byte/half-word/word • 双存取 • 解决： • 不同块中 • offset array • unrolled loop BIT / TI

  16. cache —概述 • Cache hit • Cache miss BIT / TI

  17. cache —模式 • 三种模式 • enable • freeze • bypass • 直接映射式 • cache的操作 • 缓冲的刷新 • frame的置换 BIT / TI

  18. cache —机制 BIT / TI

  19. 26 21 10 cache —机制 32 对于c6000的cache模式，需要多少根地址线呢？ BIT / TI

  20. cache —机制 2Kx11bit 的标记RAM BIT / TI

  21. cache —地址的解析 • 5-bit作为取指包的固定偏移单位(alignment) • 11-bit作为块偏移地址，表明一个取指包在某个2K frame块中的位置 • 10-bit作为标记 BIT / TI

  22. 两级存储—概述 • C6211/C6711特有 • 第一级cache • L1P • L2D • 第二级 • L2 • 五种配置 • 第一级与第二级联系 BIT / TI

  23. 两级存储—框图 BIT / TI

  24. 两级存储—资源总结 两级存储资源 两级存储结构 • 由27个控制寄存器完成维护和控制 BIT / TI

  25. 小结 • 内部RAM的结构 • 访问 • CACHE BIT / TI

More Related