370 likes | 1.25k Views
บทที่ 5 Field Effect Transistor 5.1 โครงสร้างของ MOSFET 5.2 การทำงานเชิงกายภาพของ MOSFET 5.3 สมการความสัมพันธ์แรงดัน-กระแสของ MOSFET 5.4 NMOS และ CMOS Inverter 5.5 การใช้ MOSFET ในการขยายสัญญาณ 5.6 วงจรขยาย MOSFET 5.7 แนะนำ FET ประเภทอื่น ๆ.
E N D
บทที่ 5 Field Effect Transistor 5.1 โครงสร้างของ MOSFET 5.2 การทำงานเชิงกายภาพของ MOSFET 5.3 สมการความสัมพันธ์แรงดัน-กระแสของ MOSFET 5.4 NMOS และ CMOS Inverter 5.5 การใช้ MOSFET ในการขยายสัญญาณ 5.6 วงจรขยาย MOSFET 5.7 แนะนำ FET ประเภทอื่น ๆ
ในบทนี้เราจะทำการศึกษาทรานซิสเตอร์ที่สำคัญอีกประเภทหนึ่งคือเฟต (Field-Effect Transistor, FET) ปัจจุบันอุปกรณ์เฟตประเภทหนึ่งที่เรียกว่ามอสเฟต (Metal Oxide Semiconductor Field-Effect Transistor, MOSFET) เป็นอุปกรณ์อิเล็กทรอนิกส์ที่ได้รับความนิยมอย่างแพร่หลายมากที่สุดโดยเฉพาะอย่างยิ่งในวงจรรวมแบบดิจิตอล ตั้งแต่ ดิจิตอลเกตแบบต่าง ๆ ไปจนถึงไมโครโปรเซสเซอร์และหน่วยความจำ ทั้งนี้ความนิยมของ MOSFET มีสาเหตุมาจากการที่เราสามารถสร้างทรานซิสเตอร์แบบมอสเฟตให้มีขนาดเล็กมากได้ ทำให้วงจรรวมขนาดใหญ่มาก (VLSI) ในปัจจุบันโดยมากจะถูกสร้างขึ้นมาด้วยเทคโนโลยีแบบ MOS
5.1 โครงสร้างของ MOSFET MOSFET ชนิด n-channel (NMOS) เนื่องจากความสมมาตรในเชิงโครงสร้าง ขา D และ S ของ NMOS ในวงจรจะถูกกำหนดจากแรงดันที่ปรากฏที่ขาทั้งสอง กล่าวคือถ้าแรงดันที่ขาใดสูงกว่าขานั้นจะเป็น D
MOSFET ชนิด n-channel (NMOS) เราสามารถอธิบายการทำงานของ NMOS ในวงจร digital ได้ง่าย ๆ คือแรงดันที่ G จะควบคุมกระแสจาก D ไป S โดยการควบคุมความต้านทานระหว่างขาทั้งสอง กล่าวคือ - ถ้า VGต่ำ D และ S จะเสมือนเปิดวงจรทำให้ไม่มีกระแสไหล - ถ้า VGสูงจะเกิดช่องนำกระแสระหว่าง D และ S ทำให้มีกระแสไหลได้
MOSFET ชนิด p-channel (PMOS) • การทำงานของ PMOS จะตรงข้ามกับของ NMOS กล่าวคือ • ถ้า VGสูง S และ Dจะเสมือนเปิดวงจรทำให้ไม่มีกระแสไหล • ถ้า VG ต่ำ จะเกิดช่องนำกระแสระหว่าง S และ D ทำให้มีกระแสไหลได้ เนื่องจากความสมมาตรในเชิงโครงสร้าง ขา D และ S ของ PMOS ในวงจรจะถูกกำหนดจากแรงดันที่ปรากฏที่ขาทั้งสอง กล่าวคือถ้าแรงดันที่ขาใดสูงกว่าขานั้นจะเป็น S
CMOS n-well Process ด้วยเทคโนโลยีการผลิต IC แบบ CMOS (Complementary MOS) เราสามารถสร้าง NMOS และ PMOS บนฐานรอง (substrate) เดียวกันได้
CMOS p-well Process
5.2 การทำงานเชิงกายภาพของ MOSFET ทบทวนตัวเก็บประจุ แรงดันที่ตกคร่อมฉนวนจะทำให้เกิดสนามไฟฟ้าระหว่างแผ่นตัวนำทั้งสอง Q+ = - Q- = CVC ประจุรวมในแผ่นโลหะบน ประจุรวมในแผ่นโลหะล่าง
MOS Capacitor โครงสร้างของ MOS Capacitor เมื่อ MOS Capacitor มีแรงดันตกคร่อม (เกิดสนามไฟฟ้าตกคร่อมชั้น oxide)
เมื่อเพิ่มแรงดันตกคร่อม MOS Capacitor มากขึ้น สนามไฟฟ้าที่คร่อมชั้น oxide จะแรงขึ้นทำให้โฮลถูกผลักลงไปด้านล่างมากขึ้น ส่งผลให้บริเวณปลอดพาหะที่ใต้ชั้น oxide มีความหนามากขึ้นเรื่อย ๆ อย่างไรก็ตามเมื่อถึงขีดเปลี่ยน (threshold) สนามไฟฟ้าจะดึงอิเล็กตรอนอิสระซึ่งเป็นพาหะส่วนน้อยในสารกึ่งตัวนำชนิด P ขึ้นมา ทำให้เกิดชั้นผันแปร (inversion layer) ขึ้น
NMOS operation (1) ในการอธิบายการทำงานของ NMOS ในหัวข้อนี้เราจะถือว่าขา S เป็นจุดอ้างอิงซึ่งจะถูกต่อลง ground เสมอ (เช่นเดียวกับขา B) ในกรณีที่ vG = vD = vS = vB = 0, จะเกิดบริเวณปลอดพาหะขึ้นที่บริเวณรอยต่อ p-n+ ทั้งสอง (ปรกติเราไม่ต้องการให้รอยต่อ PN ดังกล่าวอยู่ในสภาวะ on ดังนั้นในบางครั้งเรานิยมต่อขา B เข้ากับแหล่งจ่ายแรงดันต่ำสุดของวงจร VSS หรืออาจทำการเชื่อมต่อขา B และ S เข้าด้วยกัน)
NMOS operation (2) เมื่อ vD = vS = vB = 0 และ vG มีค่าเป็นลบ โฮลใน body จะถูกดึงดูดขึ้นมาบริเวณด้านบน ทำให้เกิดบริเวณ p+ ขึ้นเรียกว่าย่านรวมตัว (accumulation region)
NMOS operation (3) ในกรณีที่ vD = vS = vB = 0 และ vG> 0 แต่มีขนาดเล็ก ๆ โฮลจะถูกผลักออกจากบริเวณด้านบน ทำให้เกิดบริเวณปลอดพาหะขึ้น
NMOS operation (4) • ถ้าเราเพิ่ม vG ให้สูงขึ้นถึงขีด threshold สนามไฟฟ้าที่ตกคร่อมชั้น oxide จะดึงดูดอิเล็กตรอนอิสระที่เป็นพาหะส่วนน้อยใน body ขึ้นมาทำให้เกิด channel (ช่องนำกระแส) เชื่อมต่อระหว่างบริเวณ S และ D • เราเรียกแรงดันตกคร่อมชั้น oxide ที่ต่ำที่สุดที่ทำให้เกิดการเปลี่ยนจาก p เป็น n ในบริเวณใต้ชั้น oxide ว่า threshold voltage, Vtn • จากรูปจะเห็นได้ว่า channel ที่เชื่อมS และ D เกิดได้ก็ต่อเมื่อ vGS = vGD > Vtn
NMOS operation (5) ในกรณีที่ vGS > Vtn สภาพนำไฟฟ้าของ channel จะขึ้นอยู่กับความหนาแน่นของพาหะใน channel ซึ่งมีค่าแปรผันตามแรงดัน Veff = vGS - Vtn Note หนังสือบางเล่มจะเรียก Veff ว่า vDS(sat) ,VGT หรือvOV
NMOS operation (6) ในกรณีที่ vGS > Vtn และ vDS มีค่าเป็นบวกเล็ก ๆ จะเกิดกระแสไหลใน channel เท่ากับ vDS/Rchannel เมื่อRchannelคือความต้านทานของ channel ซึ่งจะมีค่าผกผันกับ Veff จะเห็นได้ว่าการไหลของกระแสจะถูกควบคุมด้วยสนามไฟฟ้าที่ตกคร่อม oxide ด้วยเหตุนี้เราจึงเรียกอุปกรณ์ลักษณะนี้ว่า Field-Effect Transistor (FET) นอกจากนี้กระแสใน FET เกิดจากการเคลื่อนที่ของพาหะชนิดเดียว (electron ในกรณี NMOS) --> Unipolar Junction Transistor
NMOS operation (7) ในสภาวะนี้ MOSFET จะทำตัวเสมือน voltage-controlled resistor
NMOS operation (8) เมื่อ vDS มีค่าสูงขึ้น ความลึก channel จะเสมือนไม่เท่ากันตลอด* โดยบริเวณติด D จะมีค่าลึกน้อยลงในขณะที่บริเวณติด S จะมีความลึกเท่าเดิม ที่เป็นเช่นนี้เนื่องจากแรงดันที่ตกคร่อมชั้น oxide ที่บริเวณ D(vGD) จะต่ำกว่าแรงดันที่ตกคร่อมชั้น oxide ที่บริเวณ S (vGS) ทั้งนี้รูปร่างของ channel เปลี่ยนไปทำให้ความต้านทานเพิ่มขึ้น * ในความเป็นจริงสิ่งที่ไม่เท่ากันตลอดคือความหนาแน่นของอิเล็กตรอนอิสระใน channel ซึ่งจะมากที่สุดบริเวณติดกับ S และน้อยที่สุดบริเวณใกล้ D
NMOS operation (10) ถ้าเราเพิ่ม vDS ให้สูงขึ้นจนกระทั่ง vDS= Veff จะทำให้vGD = Vtn และจะเกิดการขาดตอน (pinch-off) ของ channel ช่วงที่ติดกับบริเวณ D พอดี vGS - Vtn
NMOS operation (11) เมื่อ vDS > Veff จุด pinch-off จะเลื่อนไปทางซ้ายเล็กน้อย (ทำให้ความยาวของ channel ลดลงจาก L เป็น L' ). ดูเหมือนว่าภายใต้เงื่อนไขนี้ กระแส iD จะหยุดไหลเนื่องจาก channel ได้ถูกตัดขาด!
NMOS operation (12) อย่างไรก็ตามสิ่งที่เกิดขึ้นคือกระแสจะยังคงไหลอยู่ เพราะอิเล็กตรอนที่วิ่งจาก S เข้าสู่ channel จะมีความเร็วมากขึ้นเรื่อย ๆ จนมาถึงจุด pinch-off อิเล็กตรอนจะถูกสนามไฟฟ้าที่คร่อมระหว่างจุด pinch-off และบริเวณ D กวาดให้เข้าไปสู่บริเวณ D ได้อย่างรวดเร็ว
channel ขาดบริเวณใกล้ drain เนื่องจาก vP = vG - Vtn(หรือ vPS = vGS - Vtn = Veff) ทำให้แรงดันที่ตกคร่อม channel จะยังคงเท่ากับ Veff เสมอส่งผลให้ iD ไหลค่อนข้างคงที่ และสนามไฟฟ้าที่คร่อมระหว่างจุด pinch-off กับบริเวณ D คือ vDP/DL Channel length modulation effect: จาก iD = Veff/Rchannel ในทางปฏิบัติเมื่อ vDSเพิ่มขึ้นจะทำให้ iDสูงขึ้นเล็กน้อย เนื่องจากการหดของ channel จะทำให้ Rchannel ลดลง
NMOS operation (13) นอกจากนี้ในทางปฏิบัติแรงดันระหว่าง B และ S จะทำให้ Vtnมีค่าเปลี่ยนไป ซึ่งก็จะไปส่งผลต่อกระแส iD เราเรียกปรากฏการณ์นี้ว่า Body Effect
NMOS: Vtn > 0 (typical ~ 0.8 V), Veff= Vgs - Vtn Cut-off: Veff < 0 Tride: Veff> VDS > 0 Active: VDS > Veff> 0
PMOS: Vtp < 0, Veff= Vsg - |Vtp| Cut-off: Veff < 0 Tride: Veff> VSD > 0 Active: VSD > Veff> 0