ISE Tutorial

1. ISE Tutorial

2. Početak Biramo New Project za novi projekat Arhitektura mikrosistema

3. Kreiranje novog projekta 1. Upišite ime projekta 2. Izaberite lokaciju gde će projekat biti smešten 3. Izaberite tip projekta (biramo HDL) 4. Next 2 1 3 Arhitektura mikrosistema 4

4. Izbor programabilnog kola Bira se konkretno kolo za koje će biti realizovan projekat. Podesiti kao na slici Ostalo staviti kako jeste

5. Kreiranje novih izvornih fajlova Ovaj dijalog preskočiti -> Next Arhitektura mikrosistema

6. Dodavanje postojećih izvornih fajlova Ovaj dijalog preskočiti -> Next Arhitektura mikrosistema

7. Rezime projekta Informativni dijalog, poslednja mogućnost za povratak na prethodne korake (Back) Biramo Finish Arhitektura mikrosistema

8. Kreiran je novi projekat Izorni projektni fajlovi Editor za HDL kod, sematski editor i sl. Lista operacija koje se mogu izvršavati nad izvornim fajlovima Poruke koje softver šalje tokom izvršenja izabrane operacije Arhitektura mikrosistema

9. Kreiranje izvornog (VHDL) projektnog fajla Desnim dugmetom miša preko oznake kola, a onda New Source

10. Tip projektnog fajla • Izaberite tipa projektnog fajla (biramo VHDL Module) • Upišite ime projektnog fajla (neka bude dek3u8) • Lokacija - neka ostane predložena lokacija • Next 1 2 3 4

11. Definisanje interfejsa (portova) modula koji projektujemo Za svaki port se navodi ime i smer. Za višebitne portove se unosi opseg indeksa (MSB do LSB) uz štikliranje opcije Bus. Arhitektura mikrosistema

12. Kreiran je novi modul Dupli klik ovde Izveštaji o projektu Arhitektura mikrosistema

13. Kostur VHDL opisa Automatski generisan kostur VHDL opisa Novi projektni fajl Entitet Šta sve možemo da radimo s ovim modulom Ovde pišemo naš kod Arhitektura mikrosistema

14. Pisanje koda VHDL opis dekodera 3-u-8 s dozvolom rada Arhitektura mikrosistema

15. Provera sintakse Selektovan je projekti fajl Dupli klik na Check Syntax Ako u kodu nema sintaksnih grešaka pojaviće se zeleni kružić Arhitektura mikrosistema

16. Sinteza Selektovan je projekti fajl Dupli klik na Synthesize Ako je sinteza uspešno okončana, pojaviće se zeleni kružić Arhitektura mikrosistema

17. Izveštaj o sintezi Koliko hardverskih resursa je utrošeno za sintezu kola Tekstualni izveštaj o sintezi 2 Arhitektura mikrosistema 1

18. RTL dijagram - kako je kolo sintetizovano Otvoriti svaku stavku (primitive, signale i pinove) selektovati sve sadržane stavke i sa Add ih prebaciti u desni prozor. Na kraju dugme ˝Create Schematic˝ Dupli klik 1

19. RTL dijagram Arhitektura mikrosistema

20. Implementacija Dupli klik na Implement Design Ako je implementacija uspešno okončana, pojaviće se zeleni kružići Arhitektura mikrosistema

21. Izveštaj o implementaciji Podaci o stvarnom zauzeću hardverskih resursa Biramo Place & Rute Report Arhitektura mikrosistema

22. Izveštaj o pinovima Veza portova modul koji smo projektovali i pinova FPGA kola Biramo Pinout Report

23. Ograničenja - Constrains UCF - User Constraints File • Kreiranje UCF fajla • Izaberite tipa projektnog fajla (biramo Implement Constraints File) • Upišite ime projektnog fajla (neka bude dek3u8) • Lokacija - neka ostane predložena lokacija • Next Desnim dugmetom miša preko oznake kola, a onda New Source 1 Arhitektura mikrosistema

24. Iz korisničkog uputstva za razvojnu ploču y7 y0 e d2 d1 d0 Arhitektura mikrosistema

25. Pisanje UCF fajla Snimiti UCF fajl Dupli klik na Edit Constraints otvara tekstualni dokument UCF Cilj je da se definiše željeno povezivanje portova modula koji projektujemo i pinova FPGA kola Nakon kreiranja UCF fajla neophodno je ponoviti implementaciju ! Arhitektura mikrosistema

26. Generisanje fajla za programiranje Dupli klik na Generate Programming File Arhitektura mikrosistema

27. Povezivanje PC - Razvojni sistem USB kabl Arhitektura mikrosistema

28. Programiranje FPGA kola Dupli klik na Configure Target Device Izabrati Boundary Scan Arhitektura mikrosistema

29. Programiranje FPGA kola Desni taster preko teksta: “Right click to …” Izabrati Initialize Chain Arhitektura mikrosistema

30. Programiranje FPGA kola Izbor konfiguracionig fajla dek3u8.bit

31. Programiranje FPGA kola Ovo upozorenje treba ignorisati - OK

32. Programiranje FPGA kola Preskočiti - Cancel Na razvojnoj ploči postoje 3 programabilna kola. Softver nudi mogućnost da se za svako od njih definise konfiguracioni fajl. Budući da u ovom primeru koristimo samo FPGA kolo, učitavanje konfiguracionih fajlova za preostala dva kola preskačemo.

33. Programiranje FPGA kola Preskočiti - Cancel

34. Programiranje FPGA kola Desnim dugmetom miša preko slike FPGA kola, a onda Program

35. Programiranje FPGA kola Ovde samo OK

36. Programiranje FPGA kola Programiranje FPGA je uspešno obavljeno !

37. Zadatak • Ponoviti postupak kreiranja projekta, unosa VHDL opisa, sinteze i implementacije dizajna, definisanja UCF ograničenja, generisanja fajla za programiranje i programiranja FPGA kola na primeru multipleksera 4-u-1. y <= d(0) WHEN s = "00" ELSE d(1) WHEN s = "01" ELSE d(2) WHEN s = "10" ELSE d(3); Arhitektura mikrosistema

38. UCF • Linije podatak (d3, … d0) povezati na 4 tastera. • Selekcione signale (s1, s0) povezati na dva prekidača • Izlaz multipleksera (y) povezati na jednu LED Arhitektura mikrosistema