32-bitni mikrokontroleri i primena - MS1BMP 8 . deo

1. 32-bitni mikrokontroleri i primena - MS1BMP8. deo 2013 Nenad Jovičić

2. DMA • 12 kanala (7 za DMA1 kontrleri 5 za DMA2 kontroler) • SMT32F100 imajedankontroler DMA1 • Mogući su prenosi u u svim kombinacijama između meorije i periferija. • Podržan prenos za tajmere, ADC, SPI, I2Cs, USART i DAC • Podržan prenos 8, 16 i 32-bitnih podataka. • Podržani cirkularni baferi!

3. DMA - struktura

4. DMA prenos • Prenos se sastoji iz 4 faze • Kanali su prioritirani sa 4 različita prioriteta.

5. Preklapanje DMA i CPU • DMA se preklapa sa CPU-om tako da nikada ne dolazi do potpunog blokiranja jednog ili drugog.

6. DMA prekidi • Svaki DMA kanal ima tri prekida: • Transfer završen • Transfer na pola • Greška u transferu • fe

7. Projekat ADC_DMA • AD konvertor je podešen tako da radi u najbržem modu u kome semplovanje traje 1.5 ciklus. Vrši se akvizicija kanala 14. ADC nakon svake konverzije generiše DMA zahtev. • Tajmer TIM1 radi u PWM modu i trigeruje ADC. • DMA konvertor prenosi podatke iz ADC-a u kružni bafer u memoriji.

8. Inicijalizacija DMA U main-u mora da se deklariše adresa, jer se simbol iz stm32f10x_adc.c ne vidi!!! Da je kojim slučajem definisan u stm32f10x_adc.h ne bi bilo potrebe

9. DMA_InitTypeDefstm32f10x_dma.h

10. Inicijalizacija ADC-a

11. ADC funkcije

12. Dozvola PWM izlaza

13. Zadatak • Podesiti DMA kontoler tako da se generiše prekid nakon prenosa celog jednog bafera. • Hint: • potražiti u fajlu stm32f10x_dma.h funkcije koje podešavaju prekid. • Napisati prekidnu rutinu • Brisati flag u prekidnojrutini

14. DAC • Dvanezavisnakanala • Mogućnost sinhronizacije oba kanala • 8 ili 12-bitni podaci • Mogućnost nezavisnogilisinhronizovanograda • Generator šuma • Generator trougaonog talasnog oblika • Mogućnost korišćenja DMA prenosa • Detekcija underrun greške pri DMA prenosu • Mnoštvo internih i jedan externi triger

15. DAC - šema

16. DAC-format podataka • Single mode Dual mode Za svaki tip podatka postoji poseban DHR registar

17. DAC • Ukoliko se ne radi u trigger modu, jedan ciklus nakon upisa podatka u DHR podatak se prebacuje u DOR. • Ako se koristi triger, uspostavljanje se vrši posle tri ciklusa. • U svakom slučaju napon na izlazu je validan nakon vremena smirivanja (settling time).

18. DAC - triangle • Mogućnost automatskog generisanja trougaonog talasnog oblika taktovanog taktom APB magistrale.

19. DAC-noise • Mogućnost automatskog generisanja i dodavanja šuma na osnovni signal. • Taktovanje se vrši taktom APB magistrale.

20. Projekat DAC • Korišćenjem tajmera TIM2 sa učestanošću od 1MHz se generiše triger za dvokanalni DAC. • DAC treba da radi u DUAL_DAC modu kada se sinhronizovano vrši konverzija na oba kanala. • Prenos podataka iz memorijske tabele se obavlja korišćenjem DMA kontrolera.

21. Inicijalizacija 1 Selekcija TRG0 izlaza DAC Inicijalizacija Formiranje tabele

22. Selekcija TRG0 izlaza iz tajmera

23. Inicijalizacija 2

24. USART • Posebne karakteristike u odnosu na standardni USART: • 8 ili 16 bita oversampling • Frakcioni baud-rate generator (slično kao MSP) • 8 ili 9 bita podatak • Encoder decoder za podršku IRDA prenosu • Podržan smartcard protocol ISO7816-3 • Half-duplex komunikacija preko jedne žice • Dva odvojena DMA kanala za predaju i prijem • Deset izvora prekida (ragularni i oni za detekciju greške) • RTS/CTS hardverski handshaking

25. USARTblok šema

26. Multiprocesorska komunikacija • Idle line protokol ili korišćenje markera adrese. • USART prijemnik može da bude u aktivnom i MUTE modu. • U MUTE modu ne generiše prekide i ne postavlja statusne bite. • U slučaju korišćenja markera adrese, deo CR2 registra je 4-bitna adresa koja se automatski poredi sa adresom primljenom preko serijske veze.

27. The end 