1 / 18

כרטיס ממשק בין FIFO BUFFER לבין PCI BUS

כרטיס ממשק בין FIFO BUFFER לבין PCI BUS. מנחה: מיקי איצקוביץ. מבצעים: יקי שוורץ רוני מיטלמן. תוכן המצגת. תאור כללי של מבנה הפרויקט דרישות חומרה שיקולי תכנון LAYOUT שיקולי SI וסימולציות ICX מה בוצע ותכנון פעילות להמשך. זיכרון. מחשב. סורק דיגיטלי. כרטיס מהיר. מדפסת.

Download Presentation

כרטיס ממשק בין FIFO BUFFER לבין PCI BUS

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. כרטיס ממשק בין FIFO BUFFER לבין PCI BUS מנחה: מיקי איצקוביץ מבצעים: יקי שוורץ רוני מיטלמן

  2. תוכן המצגת • תאור כללי של מבנה הפרויקט • דרישות חומרה • שיקולי תכנון • LAYOUT • שיקולי SIוסימולציות ICX • מה בוצע ותכנון פעילות להמשך

  3. זיכרון מחשב סורק דיגיטלי כרטיס מהיר מדפסת רקע כללי מטרת הפרויקט : תכנון, סימולציה וייצור של של כרטיס המאפשר העברת אותות מסורק תמונה סיפרתי אל ה- PCI BUS

  4. דרישותחומרה • קצב כניסת המידע - • קצב יציאת המידע - • עבודה בשני קצבי שעון שונים • גודל הזיכרון - לפחות 1MByte , כגודל frame • ביצוע בדיקות של פעולה תקינה של המעגל בתדר גבוה 64 Bit / 66 MHz 32 Bit / 33 MHz

  5. SCANNER 69 bit DATA CONNECTOR 16 bit 16 bit 16 bit 16 bit 5 bit Data Buffer Data Buffer Data Buffer Data Buffer Control Buffer 32 bit 32 bit 3 bit FIFO FIFO 2 bit FIFO control 32 bit 32 bit OR ALTERA PLX Plx control 32 bit data control PCI BUS דיאגרמתבלוקיםשלהכרטיס

  6. אפיוןקוויהבקרהמהכניסה • 5 קווי בקרה : • DATA_FRAMEn - קוINPUT , מסמן העברת מסגרת, משמשENABLEעבור הזיכרון. פעיל ב- '0' לוגי • DATA_VALID - קוINPUT , מסמן שהמידע תקף, חייב לבוא לפחות 6ns אחרי ירידתDATA_FRAMEn, משמש שעון עבור הזיכרון. • DATA_LINE – קוINPUT , מסמן העברת שורה מתוך המסגרת • DATA_STOPn - קוOUTPUT , מסמן שהזיכרון מלא • DATA_STOP2n -קוOUTPUT , מסמן שהבקרה על הכרטיס זיהתה בעיה

  7. שיקוליתכנון • כל המעגל עובד בממתח יחיד של 3.3volt • שימוש ב- BUFFERדו-כיווני עבור אותות הבקרה מהכניסה • שימוש בשני רכיביFIFOבמקביל ליצירת רוחב כניסה של 64 ביט • שימוש במארזי נגדים עבור נגדים צפופים בעלי ערך זהה • שימוש בקבלי סינון בין כל פין מתח לבין האדמה • שימוש ב- PULL-DOWN/PULL-UPעבור כל פיןINPUT TRI-STATE • הכנת קווי יתירות לאלטרה • הכנת נקודותGROUNDלנוחות הבדיקות • מיקוםTEST POINTSקרוב לנקודות הבדיקה.

  8. תכנוןהעריכה

  9. LAYOUT

  10. SIGNAL INTEGRITY • קווים קריטיים: מה-DATA CONNECTORדרך ה-BUFFERאל ה-FIFO • בתדרים גבוהים קיימות בעיות שלSIGNAL INTEGRITY: רעשים, החזרות ו-CROSS TALKבקווי תמסורת.יש צורך בביצוע סימולציה של המעגל המודפס לפני ייצורו • קווים קריטיים קצרים • מניעת skew בקווי שעון ע"י תאום אימפדנסים והשוואת אורך קווי השעון לכל הרכיבים במעגל • מיקום טרמינציות בקווים הבעייתיים

  11. סדרהשכבותבכרטיס • לכרטיס 6 שכבות בגלל מגבלת עובי ה- PCI CONNECTOR • בחרנו להשתמש בעובי פרוסה דיאלקטרית של 0.3mm ובשתי שכבות דבק, כך שעובי הכרטיס הוא 0.3*3+(0.2*2)*2=1.7mm .

  12. סימולציה של הקו INNER_FRAME

  13. סימולציה של הקו RENL

  14. CROSS-TALK CHECK

  15. מסקנותמסימולציתICX • אימפדנס קו בשכבה חיצונית הוא 70ohm • אימפדנס קו בשכבה פנימית הוא 65ohm • יש צורך בטרמינציות על כל הקווים בין ה-BUFFERלבין ה-FIFO • יש צורך בטרמינציות על רוב קווי האלטרה • אין בעייתCROSS TALK

  16. מהבוצע • אפיון הפרויקט • תכנון הכרטיס ושליחתו לעריכה • קבלת הכרטיס מעריכה וביצוע סימולציותICX • הפקת מסקנות מהסימולציה ותיקון תכנון הכרטיס • שליחת הכרטיס לעריכה שניה בתאריך 21.3.01

  17. תכנון פעילות להמשך • תכנון הקונפיגורציה של ה-PLXותכנון הבקרה • קבלת הכרטיס מעריכה שניה וביצוע סימולציתICX • שליחת הכרטיס לייצור • קבלת הכרטיס מייצור וביצוע בדיקת פעילותו התקינה • כתיבתDEVICE DRIVERוביצוע אינטגרציה

  18. ש א ל ו ת ?

More Related