Interfaces de Video

1. Interfaces de Video

2. Placas de Video. • Los componentes de una placa de vídeo son: • El procesador Gráfico • La memoria de vídeo • El RAMDAC • La BIOS de Video • La Interfaz de Video • La interfaz de Monitor (CRT, TFT...)

4. Acelerador • A estos elementos se incorporan procesadores especializados que ejecutan un repertorio de instrucciones específicamente orientado a tratamiento de imágenes tanto en 2D como en 3D • Realizan parte las etapas de la creación de las escenas: • Modelado • Composición de la escena • División en componentes poligonales • Añadir texturas

5. Creación de escenas

6. Interfaces • Los aceleradores gráficos trabajan sobre la memoria de video residente en la propia placa, porque es ahí donde va a quedar el resultado de su trabajo. • Pero también necesitan memoria de trabajo donde almacenar datos temporales y estables: polígonos, tipos de texturas, datos de distancia. • Necesidad de usar la memoria del sistema • Los procesadores del sistema se comunican con el acelerador a través de comandos de alto nivel. Y también intervienen directamente en el proceso de creación de los gráficos. • Necesidad de una interfaz eficiente con la tarjeta de vídeo

7. Arquitectura de un sistema con tarjeta gráfica

8. PCI-AGP-PCI-Express • Las primeras tarjetas gráficas se insertaban en el sistema a través del bus del sistema. • El procesador accede a la memoria de la tarjeta mapeándola en el espacio de direcciones. • Los aceleradores utilizan la memoria propia de la tarjeta (2D)

9. Tarjeta de vídeo en PCI www.csee.umbc.edu/.../ chap15_lect13_bus.html

10. AGP • Aumentan las prestaciones de los aceleradores gráficos. También los requerimientos de memoria Dos soluciones • Añadir más memoria a la placa de vídeo • Acceder a la memoria del sistema

11. Inserción de la interfaz agp

12. AGP • Accelerate Graphic Port (1997) • Conectado directamente a la memoria del sistema • (Basado en PCI) 32 bits de datos. 66 MHz • 4*66*106 = (+-) 264MB/s (251MB/s) • Utiliza pipeline • Capacidad de enviar sucesivamente varias peticiones sin esperar por la respuesta de la anterior • y Side band addressing • Se añade un conjunto de líneas de dirección lo que permite enviar simultáneamente datos y direcciones demultiplexadas • (posibilidad de reducir el ciclo de bus a un periodo)

13. AGP • Introducen la técnica de transmitir dos bloques de datos por periodo. • AGP (1x): 66MHz clock, 4 bytes/clock, 264MB/s • AGP (2x): 66MHz clock, 8 bytes/clock, 528MB/s • AGP (4x): 66MHz clock, 16 bytes/clock, 1056MB/s • AGP (8x): 66MHz clock, 32 bytes/clock, 2.1GB/s

14. AGP Revisiones • Las diferencias en las versiones mejoraban las velocidades y reducían el consumo. • Mantenían compatibilidad hacia atrás.

15. AGP => PCI-Express • A AGP le ha venido a sustituir PCI como interfaz • Más que una necesidad se postula como una estrategia arquitectónica de intel • Con la intención de sustituir incluso las interfaces de e/s como USB y Fire-Wire por PCI- Express

16. comparativas

17. PCI-Express • Peripheral Component Interconect Express. (2002) • denominado 3GIO por 3ª Generación de Entrada/Salida. • Sustituto del PCI (-X) como bus de sistema y además interfaz de entrada salida. • Estructurado como enlaces serie punto a punto. • 2.5 GigaTransferencias por segundo y dirección => 200MB/s • Cada enlace puede disponer de una o varias pistas: 1x,4x,8x,16x,32x

18. Detalle de un enlace físico entre dos puntos Sistema con PCI-E (en canal rosa)

19. PCI-Express: arquitectura • Se estructura en niveles con el propósito de: • Encajar en el sistema con el menor trauma para este. • Conserva el esquema de direccionamiento y el protocolo de inicialización y enumeración • Admitir revisiones en cada nivel sin afectar a los otros

20. Arquitectura de PCI Express

21. PCI-Express: niveles • Nivel Físico: • Conexión punto a punto. • Transmisión serie. • Codificación diferencial. • Insersión y extracción en caliente. • Nivel de Enlace. • Integridad de los datos. • Nivel de Transacción. • Protocolo basado en transmisión de paquetes. • Nivel de Software • Software PCI • Drivers de dispositivos. • Nivel de configuración del Sistema Operativo. • Modelo PCI PnP: inicialización, enumeración, configuración)

22. Nivel Físico: • Admite que se añadan nuevas Pistas (lanes) • Pista: dos enlaces simplex, uno en cada dirección. • Cuando hay más de un enlace en una dirección, el nivel físico distribuye los datos a transmitir entre todos los enlaces. • El proceso de distribución y reconstrucción de un paquete para ser enviado por múltiples enlaces físicos es completamente transparente al nivel de enlace. • En la inicialización, los niveles físicos de dos dispositivos interconectados acuerdan, sin la intervención de ningún firmware o S.O., el número de pistas y la frecuencia a utilizar en la comunicación.

23. Distribución de paquetes entre los múltiples enlaces.

24. Nivel de Enlace. • Su principal cometido es asegurar la emisión/recepción fiable de paquetes al enlace. • Los paquetes son troceados, secuencializados y se les añade códigos de corrección de error, crc. • Un paquete no se envía hasta asegurar que al otro lado hay espacio disponible para recibirlo. • Los paquetes detectados como erróneos a la recepción son retransmitidos.

25. Paquetes entre niveles

26. Nivel de Transacción • Recibe peticiones de lectura y escritura desde el sofware, crea los paquetes de solicitud y los envía al nivel de enlace. • Recibe paquetes de respuesta del nivel del enlace, y completa una petición solicitada desde el software. • Cada paquete tiene un único identificador, de manera que las respuestas a ese paquete sean dirigidas correctamente. • Un paquete contiene una dirección de destino de 32 bits, extensible a 64 bits, y pueden añadírsele categorías como “prioridad” que serán utilizadas para un óptimo enrutamiento. • Soporta 4 espacios de direcciones: • Memoria • Entrada/Salida • Configuración • Espacio de Mensajes. • El Espacio de Mensajes es utilizado para la transmisión de todo tipo de mensajes alternativos al uso tradicional del bus: interrupciones, peticiones de manejo de la alimentación, reseteos (Ciclos especiales)

27. Nivel Software • Se consideran dos aspectos importantes en cuanto a la compatibilidad software: • Inicialización o enumeración • Run-time • El modelo de Inicialización o enumeración de PCI es lo suficientemente robusto • Los conceptos de Espacio de configuración de PCI no han cambiado en PCI Express, por lo tanto, el software de inicialización existente en los SO deberá seguir funcionando en PCI Express. • El modelo de uso Run-Time del bus permanece igualmente sin modificar. • Existen un conjunto de dispositivos con recursos asignados y se accederá a ellos por medio de transacciones de lectura y escritura tanto a memoria como a entrada salida.

28. Conectores. • El conector básico es 1x y posee 36 conexiones. • Se supone útil para dispositivos de entrada salida de alta velocidad. • El conector 4x posee 64 conexiones • se le postula para servidores. • El conector 8x posee 98 conexiones • está destinado a ser usado sobre servidores • El conector 16x posee 164 conexiones • mide 89 mm siendo destinado a servir de puerto gráfico.

29. http://www.atmarkit.co.jp/fsys/kaisetsu/009pci_innovation/connector.jpghttp://www.atmarkit.co.jp/fsys/kaisetsu/009pci_innovation/connector.jpg

30. Bibliografía • AGP y PCI-Express: http://www.commentcamarche.net/pc/ • PCI-Express: Creating a Third Generation I/O Interconnect • Ajay V. Bhaff • Desktop Architecture Labs • Intel Corporation • AGP: http://www.sysopt.com/features/mboard/article.php/3549951 • AGP: http://www.interfacebus.com/Design_Connector_AGP.html • etc