ILC 衝突点モニター用ピクセル検出器読み出し回路の設計開発

ILC衝突点モニター用ピクセル検出器読み出し回路の設計開発ILC衝突点モニター用ピクセル検出器読み出し回路の設計開発東北大学大学院　理学研究科　ニュートリノ科学研究センター修士２年　横山　康博

目次 1.ILC実験計画 2.本研究の目的 3. Pair Monitorの読み出し回路設計 4. 回路シミュレーションを用いた評価試験 5.チップ製作 6. 試作チップの評価試験 7. まとめ 8.今後について

１．ＩＬＣ実験計画 ILC（International Linear Collider）： TeV領域の重心エネルギーを持つ電子・陽電子衝突型加速器対象とする物理 Higgs粒子、超対称性粒子の探索、トップクォークの精密測定など

σz=300μm σx=655nm σz σy=5.7nm σx σy ILCのビーム１．ＩＬＣ実験計画ビーム構造衝突点付近のビームサイズ

Pair Monitor 400cm Pair Monitor １．ＩＬＣ実験計画 Pair Monitorとは・・・　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　衝突点付近のビームサイズを調べるためのビームプロファイルモニタ３Dシリコンピクセル検出器　　　　　　　　　　　　　　　　　　＋　読み出し回路

Pair Monitor １．ＩＬＣ実験計画電子･陽電子ビームの衝突 e+e-ペアが対生成同電荷を持つビームにより散乱 Pair Monitorに衝突

衝突した粒子の空間的な分布を調べる ビームサイズを割り出すことができる。 Pair Monitor Pair Monitor １．ＩＬＣ実験計画

２．本研究の目的 ILCのビーム構造より要求される性能を満足するPair Monitorの読み出し回路を開発すること。

２．本研究の目的 GLCからILCへビーム加速方式・パラメータの変更 ILCに最適化された回路設計の要請

読み出し回路に要求される性能 ２．本研究の目的・868μsのトレインを16分割し、それぞれの分割された時間におけるヒット数を記録・保持できる・約300nsの時間分解能を持つ・トレインギャップでヒット数を読み出し、リアルタイムで加速器のオペレーションにフィードバックできる

３．Pair Monitorの読み出し回路設計 読み出し回路の開発池田博一教授（JAXA）の協力を得て行う。回路のシミュレーションを行い、検証及びフィードバックをして設計を確定した。

読み出し回路概観 ３．Pair Monitorの読み出し回路設計 4mm Glue回路：　　　　　　　　　　　　　　　　　　　　ピクセルを結合し、集積回路としてまとまった動作をさせるために必要な周辺回路ピクセル回路：　　　　　　　　　　　　　　　　　　　　6×6のアレイ構造。　　　　　　　　　　　　　　　3Dシリコンピクセル検出器にバンプボンドされる。 4mm

CELLA CELLA ピクセル回路３．Pair Monitorの読み出し回路設計ディジタル回路部ピクセル：　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　アナログ回路部＋ディジタル回路部アナログ回路部

CELLA CELLA アナログ回路部３．Pair Monitorの読み出し回路設計検出器から入ってくる信号を・・・ ①前置増幅回路サブブロックで増幅 ②差動増幅回路サブブロックで増幅 ③コンパレータ回路サブブロックでディジタル化

CELLA CELLA アナログ回路部３．Pair Monitorの読み出し回路設計検出器からの入力信号

CELLA CELLA アナログ回路部３．Pair Monitorの読み出し回路設計前置増幅回路サブブロックからの出力信号

CELLA CELLA アナログ回路部３．Pair Monitorの読み出し回路設計差動増幅回路サブブロックからの出力信号

CELLA CELLA アナログ回路部３．Pair Monitorの読み出し回路設計コンパレータ回路サブブロックからの出力信号ディジタル　　回路部へ

CELLA CELLA ディジタル回路部３．Pair Monitorの読み出し回路設計アナログ回路部でディジタル化された信号を・・・ ①カウンタ回路で計数 ②レジスタ回路に記録・保持

ディジタル回路部 ３．Pair Monitorの読み出し回路設計計16のラッチ回路

信号の入力から読み出しまで ３．Pair Monitorの読み出し回路設計検出器に　　　　　　　　　　　　　　バンプボンド

　　　　それぞれのピクセル検出器へ それぞれのピクセル回路内で･･･アナログ回路部　　　　　　　　　　　　　　　　　　　　　　　　　　　増幅・ディジタル化ディジタル回路部　　　　計数・記録信号の入力から読み出しまで３．Pair Monitorの読み出し回路設計検出器に　　　　　　　　　　　　　　バンプボンド検出器からの信号 e- e- e- e-

　　　　ピクセル＆レジスタ選択 　　　　信号読み出し信号の入力から読み出しまで３．Pair Monitorの読み出し回路設計信号を読み出すために・・・ 20

４．回路シミュレーションを用いた評価試験 アナログ回路部シミュレーションツール：T-SPICE ・モニタテスト・skewテスト・温度テスト・電子雑音テスト・電源電圧の揺れに対する感度テスト

モニタテスト ４．回路シミュレーションを用いた評価試験検出器からの入力信号：　　　ｖ（AIN) 前置増幅回路サブブロックからの出力信号：　　　　　　　ｖ（MON1)

モニタテスト ４．回路シミュレーションを用いた評価試験差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（MON2）、ｖ（MON3)　　　　　　　　　　　　　　それらの差を取った信号：　　　　　　　　　　　　　　ｖ（MON2，MON3)

モニタテスト ４．回路シミュレーションを用いた評価試験コンパレータ回路サブブロックからの出力信号：　　　　　　　　　　　　　ｖ（CMPDOUT)

モニタテスト ４．回路シミュレーションを用いた評価試験検出器からの入力信号：　　　ｖ（AIN) 前置増幅回路サブブロックからの出力信号：　　　　　　　ｖ（MON1) 差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（MON2）、ｖ（MON3)　　　　　　　　　　　　　　それらの差を取った信号：　　　　　　　　　　　　　　ｖ（MON2，MON3) コンパレータ回路サブブロックからの出力信号：　　　　　　　　　　　　　ｖ（CMPDOUT) 300ns間隔で入射された　　　　　　　　　　　　　　　　　　　　　　　信号を完全に分離できている。

モニタテスト ４．回路シミュレーションを用いた評価試験前置増幅回路サブブロックからの出力信号：　　　　　　　ｖ（MON1) 差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（MON2）、ｖ（MON3)

モニタテスト ４．回路シミュレーションを用いた評価試験前置増幅回路からの出力信号（MON1）をモニタ

モニタテスト ４．回路シミュレーションを用いた評価試験差動増幅回路からの出力信号（MON2）をモニタ

モニタテスト ４．回路シミュレーションを用いた評価試験差動増幅回路からの出力信号（MON3）をモニタ

3チャンネルとも回路内部の信号をモニタできている。3チャンネルとも回路内部の信号をモニタできている。モニタテスト４．回路シミュレーションを用いた評価試験

FF、TT、SS、FS、SFの下で測定。 FS pMOS nMOS トランジスタの種類 F：fast T：typical S：slow 影響有りベースライン　　　　　　　　　　　　　に変化影響有り影響小様々なskew条件の下で、動作可能。 skewテスト４．回路シミュレーションを用いた評価試験

温度耐性を持っている。 温度テスト４．回路シミュレーションを用いた評価試験 -50、-25、0、25、50℃の下で測定。影響小影響有り　　　　　　　　　　　　　　　　　　　　　ベースラインに変化影響小

電子雑音による影響は十分に小さい 電子雑音テスト４．回路シミュレーションを用いた評価試験 0,1,2,5,10pFの検出器容量の下でシミュレーション。検出器容量を数pFと考えると、電子雑音は高々500e。スレッショールドレベルは2000e。

電源電圧の揺れによる影響はほとんど無視できる。電源電圧の揺れによる影響はほとんど無視できる。電源電圧の揺れに対する感度テスト４．回路シミュレーションを用いた評価試験 0,1,2,5,10pFの検出器容量の下でシミュレーション検出器容量=0pFの下で、最大12.63dB（4.3倍）電源電圧の揺れを100μVと見積もると、出力電圧の揺れは430μV（32電子相当）。

◆アナログ回路部からの信号を仮定する。 100ns周期のクロックを入力。 ◆その信号をカウンタ回路で計数する。 40nsから計数スタート ◆計数値をレジスタに読み書きする。ディジタル部４．回路シミュレーションを用いた評価試験シミュレーションツール：verilog

◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。 ◆その信号をカウント回路で計数する。　　　　　40nsから計数スタート） ◆計数値をレジスタに読み書きする。ディジタル部４．回路シミュレーションを用いた評価試験 20 30

◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。 ◆その信号をカウント回路で計数する。　　　　　40nsから計数スタート） ◆計数値をレジスタに読み書きする。ディジタル部４．回路シミュレーションを用いた評価試験 30 20

◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。◆アナログ回路部からの信号を仮定する。　　　100ns周期のクロックを入力。 ◆その信号をカウント回路で計数する。　　　　　40nsから計数スタート） ◆計数値をレジスタに読み書きする。ディジタル部４．回路シミュレーションを用いた評価試験

ILC 衝突点モニター用ピクセル検出器読み出し回路の設計開発