1 / 72

Introducción a los Sistemas Lógicos y Digitales 2007

Análisis. Análisis y Síntesis. Métodos de análisis: Tabla de verdad. Heurístico. Diagramas de estado. Simulación. Test del hardware. etc. Introducción a los Sistemas Lógicos y Digitales 2007. Análisis. Análisis y Síntesis. Ejemplo de análisis heurístico

mari
Download Presentation

Introducción a los Sistemas Lógicos y Digitales 2007

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad. Heurístico. Diagramas de estado. Simulación. Test del hardware. etc..... Introducción a los Sistemas Lógicos y Digitales 2007

  2. Análisis Análisis y Síntesis Ejemplo de análisis heurístico (planteo de ecuaciones y análisis de diagramas de tiempo) Introducción a los Sistemas Lógicos y Digitales 2007

  3. Análisis Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  4. Análisis Análisis y Síntesis Suponiendo que la entrada X se mantiene constante, se observa que las salidas cambian de tal forma que si X=0, las mismas evolucionan como un contador binario regresivo. Si en cambio, X=1, el modo de conteo es progresivo. Introducción a los Sistemas Lógicos y Digitales 2007

  5. Análisis Análisis y Síntesis Ejemplo de planteo de ecuaciones y análisis de diagramas de estados) Introducción a los Sistemas Lógicos y Digitales 2007

  6. Análisis Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  7. Análisis Análisis y Síntesis Ejemplo de planteo de ecuaciones y análisis de diagramas de estados) Partimos del siguiente circuito: Introducción a los Sistemas Lógicos y Digitales 2007

  8. Análisis Análisis y Síntesis Este circuito puede ser un detector de secuencia cíclico de una entrada serie tal que si la secuencia es "100" sacará un 1 por la salida, caso contrario quedará siempre en 0. Además, el siguiente bit después de detectar la secuencia correcta es descartado......... Introducción a los Sistemas Lógicos y Digitales 2007

  9. Análisis Análisis y Síntesis Simulación del circuito anterior En este ejemplo, se realiza una posterior simulación por software con entrada por esquemático (MaxPlus-II) con lo cual puede ayudar a estudiar el comportamiento del circuito ya sea para estudiar un circuito desconocido como también para verificar el comportamiento de uno que se está diseñando. Introducción a los Sistemas Lógicos y Digitales 2007

  10. Síntesis Análisis y Síntesis Métodos de síntesis: Heurístico basado en: Tabla de verdad. Ecuaciones lógicas. Diagramas de Karnaugh. Diagramas de estados. Algoritmos de síntesis. Diseño basado en Lenguaje de Descripción del Hardware (HDL) etc..... Introducción a los Sistemas Lógicos y Digitales 2007

  11. Análisis y Síntesis Ejemplo de método heurístico: Detector de secuencia 1011 que permite solapamiento. Introducción a los Sistemas Lógicos y Digitales 2007

  12. Síntesis por Diagramas de estados Análisis y Síntesis entradas Bloque combinatorio salidas=función (entradas, estado actual) salidas del bloque de memoria Bloque de memoria entradas Bloque combinatorio salidas=función (entradas, estado actual) salidas del bloque de memoria Bloque de memoria Modelo de Mealy La(s) salida(s) depende(n) de la(s) entrada(s) y del estado actual. Modelo de Moore La(s) salida(s) depende(n) del del estado actual. Introducción a los Sistemas Lógicos y Digitales 2007

  13. Síntesis por Mealy Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  14. Síntesis por Mealy Análisis y Síntesis Tablas de transición para generar el siguiente estado Introducción a los Sistemas Lógicos y Digitales 2007

  15. Síntesis por Mealy Análisis y Síntesis Si la entrada en S0 cambia de 0 a 1, la salida sigue a la entrada sin importar si el reloj habilita el cambio. ESTO PUEDE TRAER PROBLEMAS EN DISEÑOS MAS COMPLEJOS....!!!!!!!!!!!!!! Introducción a los Sistemas Lógicos y Digitales 2007

  16. Síntesis por Moore Análisis y Síntesis Diseño de circuito monoestable disparado por flanco ascendente Introducción a los Sistemas Lógicos y Digitales 2007

  17. Síntesis por Moore Análisis y Síntesis Tablas de transición para generar el siguiente estado Introducción a los Sistemas Lógicos y Digitales 2007

  18. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  19. Síntesis por Moore Análisis y Síntesis Por Moore el mismo problema generó un hardware mas complejo pero con la salida sin depender de la entrada, salvo en cada flanco de reloj. Introducción a los Sistemas Lógicos y Digitales 2007

  20. Síntesis por Moore Análisis y Síntesis Diseñar en base a un flip-flop JK un circuito que responda con el siguiente diagrama de estados: Introducción a los Sistemas Lógicos y Digitales 2007

  21. Síntesis por Moore Análisis y Síntesis El diagrama de estados corresponde a un flip-flop "JK" Introducción a los Sistemas Lógicos y Digitales 2007

  22. Análisis y Síntesis Síntesis por Moore Introducción a los Sistemas Lógicos y Digitales 2007

  23. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  24. Síntesis por Mealy Análisis y Síntesis Contador binario progresivo-regresivo de 2 bits Introducción a los Sistemas Lógicos y Digitales 2007

  25. Síntesis por Mealy Análisis y Síntesis Contador binario progresivo-regresivo de 2 bits Introducción a los Sistemas Lógicos y Digitales 2007

  26. Síntesis por Mealy Análisis y Síntesis Contador binario progresivo-regresivo de 2 bits Introducción a los Sistemas Lógicos y Digitales 2007

  27. Síntesis por Moore Análisis y Síntesis Diseño de contador progresivo-regresivo con FF "D" y "JK" Introducción a los Sistemas Lógicos y Digitales 2007

  28. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  29. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  30. Síntesis por Mealy Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  31. Síntesis por Mealy Análisis y Síntesis Ejemplo de diseño con estados redundantes Diseño final con la redundancia Introducción a los Sistemas Lógicos y Digitales 2007

  32. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  33. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  34. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  35. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  36. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  37. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  38. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  39. Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  40. Análisis y Síntesis "1" Introducción a los Sistemas Lógicos y Digitales 2007

  41. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  42. Síntesis por Moore Análisis y Síntesis Introducción a los Sistemas Lógicos y Digitales 2007

  43. Síntesis por Moore Análisis y Síntesis Detector de paridad par en formato serie de 2 bits de magnitud Introducción a los Sistemas Lógicos y Digitales 2007

  44. Síntesis por Moore Análisis y Síntesis Diseño de comparador de magnitud serie de dos números sin signo (A y B) donde se transmite el bit mas significativo primero Las salidas Z1Z0 deben cumplir con la siguiente tabla: Si A>B => Z1Z0=10 Si A<B => Z1Z0=01 Si A=B => Z1Z0=11 Si se está comparando => Z1Z0=00 AB Z1Z0 A1..A0 B1..B0 CLK Z1 Z0 Introducción a los Sistemas Lógicos y Digitales 2007

  45. Síntesis por Moore Análisis y Síntesis Detector de la secuencia "101" sin solapamiento Introducción a los Sistemas Lógicos y Digitales 2007

  46. Síntesis por Moore Análisis y Síntesis Detector de la secuencia "101" sin solapamiento Introducción a los Sistemas Lógicos y Digitales 2007

  47. Síntesis por Moore Análisis y Síntesis Comando de un motor con dos pulsadores A y B Introducción a los Sistemas Lógicos y Digitales 2007

  48. Síntesis por Moore Análisis y Síntesis Comando de un motor con dos pulsadores A y B Introducción a los Sistemas Lógicos y Digitales 2007

  49. Síntesis por Moore Análisis y Síntesis Monoestable de 3 ciclos de reloj en alto NO REDISPARABLE Introducción a los Sistemas Lógicos y Digitales 2007

  50. Síntesis por Moore Análisis y Síntesis Monoestable de 3 ciclos de reloj en alto NO REDISPARABLE Introducción a los Sistemas Lógicos y Digitales 2007

More Related