Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori

1. Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di Laurea di: Alessandro MELE Francesca MALCOTTI A.A. 2003/2004

2. Sommario • Obiettivi • Introduzione alla tecnologia delle FPGA • Metodologia proposta • Implementazione della metodologia • Conclusioni e sviluppi futuri Francesca Malcotti - Alessandro Mele

3. processore 1 processore 2 processore 3 processore n ……. bus risorsa condivisa Obiettivi • Sviluppo di una metodologia per la definizione ed implementazione di un IP core che realizzi le funzionalità di un motore di gestione della concorrenza hardware tramite semafori • Integrazione dell’IP core all’interno di una architettura multiprocessore Francesca Malcotti - Alessandro Mele

4. FPGA - Introduzione • FPGA: Field Programmable Gate Arrays • Rappresentano una particolare tipologia di dispositivi programmabili • Logica programmabile per: • Maggiore specializzazione • Supporto per implementare funzionalità del sistema • Riusabilità di una particolare configurazione per diverse applicazioni • Riduzione dei costi e dei tempi di progettazione • Riconfigurabilità Francesca Malcotti - Alessandro Mele

5. Metodologia– Come procedere • studio della specifica dell’interfaccia Open Core Francesca Malcotti - Alessandro Mele

6. processore 1 processore 2 processore 3 processore n ……. bus memoria condivisa gestore della concorrenza Metodologia – Risorsa Condivisa • Risorsa condivisa: Memoria dati • semplificazione di un sistema multiprocessore a memoria centralizzata • Garantire la mutua esclusione Francesca Malcotti - Alessandro Mele

7. processore richiede risorsa il gestore della concorrenza segnala il lock sulla risorsa tramite interrupt risorsa disponibile? processore attende la disponibilità si no gestore della concorrenza utilizzo e successivo unlock della risorsa Metodologia - Interrupt • Meccanismo fondamentale per la gestione della concorrenza in una architettura multiprocessore Francesca Malcotti - Alessandro Mele

8. Applicazione utente Device Driver IP Core (hardware) Metodologia – Device Driver • Elemento fondamentale per la gestione dell’IP core lato software • Interfaccia la descrizione hardware (VHDL) del componente con l’applicazione che lo utilizza Francesca Malcotti - Alessandro Mele

9. Implementazione - Tools • Sviluppo e supporto ad alto livello per la progettazione di sistemi dedicati • Embedded Developement Kit, EDK (versione 6.2i) • Supporto per la simulazione comportamentale di un componente data la sua specifica in un linguaggio di descrizione dell’hardware • Modelsim XE II (versione 5.7c) Francesca Malcotti - Alessandro Mele

10. Implementazione – Sistema (1) Francesca Malcotti - Alessandro Mele

11. Implementazione – Sistema (2) • Microblaze • Porta dati • Porta istruzioni • Opb_gpio • Opb_uartlite • Bram_block • Memoria dati condivisa • Modulo DCM • regolazione frequenza in ingresso Francesca Malcotti - Alessandro Mele

12. Implementazione – Caso di Studio • Obiettivi • Apprendere come implementare ed integrare correttamente nel sistema un IP core dedicato • Comprendere e verificare alcune funzionalità di base (gestione interrupt, creazione driver) necessarie, secondo la metodologia proposta, per lo sviluppo di un gestore della concorrenza hardware Francesca Malcotti - Alessandro Mele

13. Implementazione - Interrupt • Gestione degli interrupt con EDK • Caso 1 • Un solo IP core che solleva un solo interrupt alla volta • Caso 2 • Un solo IP core che può sollevare più interrupt • Più IP core concorrenti interrupt controller ad ogni IP core è associata una ISR (funzione di int_handler) Francesca Malcotti - Alessandro Mele

14. Implementazione – Device Driver Francesca Malcotti - Alessandro Mele

15. Implementazione – Memoria Francesca Malcotti - Alessandro Mele

16. Conclusioni e Sviluppi Futuri Francesca Malcotti - Alessandro Mele

17. FINE PRESENTAZIONE Francesca Malcotti - Alessandro Mele