1 / 28

Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.)

Untersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien bei konstanten Performanceanforderungen. Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.) der Fakultät für Informatik und Elektrotechnik

merrill
Download Presentation

Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.)

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Untersuchung und Reduzierung desLeckstroms integrierter Schaltungen inNanometer-Technologien bei konstantenPerformanceanforderungen Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.) der Fakultät für Informatik und Elektrotechnik der Universität Rostock Dipl.-Ing. Frank Sill Rostock, den 5. Dezember 2007

  2. Übersicht • Motivation • Leckströme in Nanometer-Technologien • Grundlagen • Leckstromarten • Bekannte Ansätze zur Reduzierung des Leckstroms • Der „Mixed Gates“-Ansatz • Grundidee • Anforderungen an den neuen Ansatz • Resultate • Zusammenfassung und Ausblick

  3. Motivation Problem: Energieverbrauch • Kontinuierlich steigende Leistungsanforderungen • Steigender Energieverbrauch technischer Geräte • Heute: Energieverbrauch ist ein Hauptproblem • Großer Energieverbrauch führt zu: • Reduzierte Betriebsdauer • Höheres Gewicht (Akkus) • Geringere Mobilität • Hoher Kühlungsaufwand • Steigende Betriebskosten • Geringere Ausfallsicherheit

  4. Motivation MOS-Transistor als Wasserhahn MOS-Transistor: Grundelement im Chipdesign

  5. Motivation Vorhersagen Energieverbrauch durch Leckströme Dynamischer Energieverbrauch S. Borkar (Intel), ‘05

  6. Grundlagen Struktur integrierter Schaltungen • Berechnungsaufgabe • Umwandlung in Logikgatter (Synthese) • Gattereigenschaften: • Verzögerungszeit • Energieverbrauch: • Pro Operation • Durch Leckströme • Weitere ... • Gatter aufgebaut aus Transistoren • Transistoren bestimmen die Gattereigenschaften. Y = A+B

  7. Gate Drain Source Grundlagen Der „subthreshold leakage“ • Schwellspannung Vth • Transistor-Eigenschaft • Wenn: „Gate-Source“-Spannung Vgsgrößer als Vth • Stromfluss zwischen Drain und Source • Wenn: Vgskleiner als Vth • (ideal) kein Stromfluss • „Subthreshold leakage“Isub • Leckstrom zwischen Drain und Source wenn Vgs < Vth • Verursacht durch: • Diffusion • Thermionische Emission Isub

  8. Grundlagen Einfluss von Vth • Schwellspannung Vth: • Einfluss auf „subthreshold leakage“ • Einfluss auf Verzögerungszeit der Logikgatter Verzögerungszeit Isub

  9. Grundlagen Der „gate oxide leakage“ • Tunneleffekt • Elektromagnetische Welle trifft auf Barriere: • Reflektion + Eindringen in Barriere • Bei ausreichend geringer Dicke: • Welle durchdringt Barriere teilweise (Elektronen tunneln durch Barriere) • „Gate oxide leakage“ Igate • In Nanometer-Transistoren (Tox<2nm) • Elektronen tunneln durch Gateoxid • Leckstrom Igate

  10. Grundlagen Einfluss von Tox • Gateoxiddicke Tox: • Einfluss auf „gate oxide leakage“ • Einfluss auf Verzögerungszeit Verzögerungszeit Igate

  11. Bekannte Techniken „Dual-Vth/Tox“-Ansätze Verwendung von zwei unterschiedlichen Gattertypen: • Gatter bestehend aus „low-Vth“- oder „low-Tox“-Transistoren • Niedrige Schwellspannung bzw. dünne Oxidschicht • Für zeitkritische Bereiche • Hoher Leckstrom “LVT / LTO”-Gatter • Gatter bestehend aus „high-Vth“- oder „high-Tox“-Transistoren • Hohe Schwellspannung bzw. dicke Oxidschicht • Für zeitunkritische Bereiche • Geringer Leckstrom “HVT / HTO”-Gatter • Leckstromreduzierung bei konstanter Performance!

  12. LVT - oder LTO - Gatter HVT - oder HTO - Gatter Bekannte Techniken „Dual-Vth/Tox“-Schaltung Kritischer Pfad

  13. Bekannte Techniken „Dual-Vth/Tox“-Probleme 1/2 • LVT/LTO-Gatter haben (relativ) hohen Anteil am Leckstromverbrauch

  14. Bekannte Techniken „Dual-Vth/Tox“-Probleme 2/2 Ca. 80 % der LVT-Gatter • Ca. 80% aller LVT-Gatter sind schneller als „nötig“ • Leckstrom unnötig groß

  15. Neu: Der „Mixed Gates“-Ansatz Grundideen • Einzelne Gatter nur mit einem Transistortyp • Transistoren unterscheiden sich nur in Vth oderTox • Zwei Gattertypen Bisher: „Dual–Vth/Tox“ • Einzelne Gatter mit unterschiedlichen Transistortypen • Transistoren unterscheiden sich in VthundTox • Drei Gattertypen NEU: „Mixed Gates“ [Sil04b]

  16. R 2R Neu: Der „Mixed Gates“-Ansatz Neue „LVT/LTO“-Gatter 1/2 • Aber: Nur maximale Verzögerungszeit in Designphase der Schaltung interessant! • Wie Leckstromreduzierung bei konstanter Gatterverzögerungszeit? VDD t0→1: Verzögerungs-zeit für Laden von CLast Ausgang Eingänge CLast t1→0: Verzögerungs-zeit für Entladen von CLast GND t0→1 < t1→0

  17. R 2R 2R 2R Neu: Der „Mixed Gates“-Ansatz Neue „LVT/LTO“-Gatter 2/2 • Konstante maximale Verzögerungszeit • Durchschnittlicher Leckstrom reduziert • Lösung: Anpassung der Verzögerungszeiten durch Transistoren mit niedrigem Leckstrom high-Vth/Tox t0→1= t1→0 low-Vth/Tox

  18. high-Vth/Tox low-Vth/Tox Neu: Der „Mixed Gates“-Ansatz Dritter Gattertyp • Problem: Bisher nur zwei Gattertypen • Mehr Leckstrom als „nötig“ • Lösung: Dritter Gattertyp über unterschiedliche Transistortypen • Größerer Freiheitsgrad • Gleichbleibende Herstellungs-kosten (einmaliger Mehraufwand für Gatterbibliothek)

  19. Neu: Der „Mixed Gates“-Ansatz „Mixed Gates“–NAND2 low-Vth oder low-Tox low-Vth/Tox high-Vthoder high-Tox high-Vth/Tox

  20. F - MG - Gatter MG - Gatter HVTO - Gatter Kritischer Pfad Neu: Der „Mixed Gates“-Ansatz „Mixed Gates“–Schaltung

  21. Anforderungen an neuen Ansatz Designflow Formale Beschreibung • Gatterbibliothek • Kapitel 6, [Sil07a] Synthese Umwandlung in Logikgatter • Zuweisung der Gattertypen • Kapitel 7, [Sil06a] • Transistormodelle • Kapitel 5, [Sil05c] Layout Fertigung

  22. Modell zur Berechung von Verzögerungszeit und Leckstrom Regelwerk für Erstellung einer „Mixed Gates“-Gatterbibliothek Anforderungen an neuen Ansatz Gatterbibliothek Designregeln für gemischte Gatter

  23. Ergebnisse Pre-Layout-Simulationen 1/2 59 % „65 nm“-Technologie bei 0,9 V

  24. Ergebnisse Pre-Layout-Simulationen 2/2 24 % „65 nm“-Technologie bei 0,9 V

  25. Zusammenfassung • Unterschiedliche Transistortypen innerhalb der Gatter • Drei verschiedene Gattertypen • Reduzierung der zwei größten Leckstromkomponenten • Leckstromreduzierung bei konstanter Performance: • Bis zu Faktor 5 (unmodifizierte Schaltungen) • Durchschnittlich 24 % („Dual-Vth/Tox“-Schaltungen) • Vereint Vorteile von Ansätzen auf Transistor- und Gatterebene “Mixed Gates”-Ansatz

  26. Zusammenfassung Weitere Ergebnisse • Umfassende Einführung in Leckstromproblematik • Betrachtungen im Gesamtkontext des neuen Ansatzes in aktuellen Nanometer-Technologien • Analyse der Technologie-Parameter • Regelwerk zur Generierung einer Gatterbibliothek • Erweiterter Algorithmus zur Zuweisung der Gattertypen • Analysen zur Anwendbarkeit von Evolutionsstrategien • Untersuchungen zu Grenzen der Leckstromreduzierung bei konstanter Performance

  27. Ausblick • Analyse des Einflusses neuer Technologien (bspw. „high-k“-Materialien, „metal gates“, …) • Kombination mit weiteren Techniken (bspw. „Dual-VDD“, „sleep transistor“, … ) • Untersuchung des Einflusses von Parametervariationen • „Mixed Gates“-Layout in kommerzieller Technologie

  28. Untersuchung und Reduzierung desLeckstroms integrierter Schaltungen inNanometer-Technologien bei konstantenPerformanceanforderungen Verteidigung der Dissertation zur Erlangung des akademischen Grades Doktor-Ingenieur (Dr.-Ing.) der Fakultät für Informatik und Elektrotechnik der Universität Rostock Dipl.-Ing. Frank Sill Rostock, den 5. Dezember 2007

More Related