Engenharia de Software para Computação Embarcada

1. Engenharia de Software para Computação Embarcada Prof. Frederico Ferlini Aula 5

2. CONTEÚDO • Fluxo da Ferramenta • Introdução • ISE Project Navigator • Circuitos Combinacionais • Exemplos • Formas de onda • Simulação (Material Edson/Marcon – PUCRS)

3. Fluxo da Ferramenta • Criação do Projeto • Simulação Comportamental • Síntese • Lógica • Simulação Funcional • Física • Transalate • Map* • PAR* • Simulação Temporal • Prototipação (Configuração do FPGA)

4. Fluxo – Criação do Projeto • Planejamento & Orçamento • Descrição do circuito • VHDL / Verilog ... (código) • Esquemático (gráfico) • Existem geradores com banco de circuitos prontos • Architecture Wizard, CORE Generator system, and STATE CAD tools • Memórias, Filas, SER/DES, CLK, Aritméticos • Simulação Comportamental (HDL RTL Simulation)

5. Fluxo – Síntese Lógica • Síntese Lógica • Ferramentas: Synplify, Precision, FPGA Compiler, XST... • Geração do netlist(NGC ou EDIF) • Conversão da descrição do circuito (HDL ou esquemático) para uma lista de portas lógicas • Otimizações (simplificações lógicas), descarte de inutilidades... • Simulação Funcional • Simulação com o netlist (otimizado) gerado ( Comportamental)

6. Fluxo – Síntese Física • Síntese Física (ou Implementação) • Entrada: netlistgerado na síntese lógica • Possui 3 etapas: • Translate • Unifica os o netlists(Integração) • Verifica as restrições do projeto (UCF) • Map • Mapeia grupos de portas lógicas em componentes físicos do FPGA • Place & Route • Distribui os componentes no FPGA (Place) • Interconecta os componentes (Route) • Gera relatórios de atraso (timing) • Relatórios em cada etapa: • Ex.: Timing Analyzer, Floorplaner, FPGA Editor, Xpower

7. Fluxo – Pós Síntese Física • Simulação Temporal • Atrasos: • Portas Lógicas • Interconexões • Freq. Máx.??

8. Fluxo – Pós Síntese Física (Prototipação) • Simulação Temporal • Atrasos: • Portas Lógicas • Interconexões • Freq. Máx.?? • Configuração do FPGA • Entrada: netlistgerado na síntese física (post-P&R) • Saída: arquivo de configuração (bitstream.bit) • Download: • Diretamente no FPGA • Memória externa (XilinxPlatform Flash PROM)*

9. Fluxo – ISE Project Navigator (Implementação) Projeto HDL

10. Fluxo – ISE Project Navigator (Implementação) Projeto HDL Síntese Lógica

11. Fluxo – ISE Project Navigator (Implementação) Projeto HDL Síntese Lógica Síntese Física

12. Fluxo – ISE Project Navigator (Implementação) Projeto HDL Síntese Lógica Síntese Física Bitstream

13. Fluxo – ISE Project Navigator (Implementação) Projeto HDL iMPACT Síntese Lógica Síntese Física Bitstream Prototipação

14. Fluxo – ISE Project Navigator (Verificação) Projeto HDL Simulação Síntese Lógica Síntese Física Bitstream Prototipação ISIM

15. Fluxo – ISE Project Navigator (Verificação) Projeto HDL Simulação Síntese Lógica Síntese Física Bitstream Prototipação ISIM

16. Fluxo – ISE Project Navigator (Verificação) Projeto HDL LogicAnalyzer Síntese Lógica Síntese Física Bitstream Prototipação ChipScope

17. Fluxo – ISE Project Navigator (Relatórios) Projeto HDL Relatórios Síntese Lógica Síntese Física Bitstream Prototipação Utilização do FPGA

18. CONTEÚDO • Fluxo da Ferramenta • Introdução • ISE Project Navigator • Circuitos Combinacionais • Exemplos • Formas de onda • Simulação (Material Edson/Marcon – PUCRS)

19. Circuitos Combinacionais • Combinacional • Um circuito digital cujas saídas dependem unicamente da combinação atual das entradas • Sequencial • Um circuito digital em que as saídas não dependem somente do estado atual das entradas, mas também da sequência anterior das entradas 1 a 1 Combinational F 0 b digital circuit 1 a ? Sequential F 0 b digital circuit

20. Circuitos Combinacionais • Combinacional • (de)codificadores • (de)multiplexadores • circuitos aritméticos • somador, subtrator, ULAs • geradores de paridade • comparadores • Sequencial • máquinas de estados • contadores • geradores de clock • divisores/multiplicadores de frequência • registradores • deslocamento • serial  parelelo • Acumuladores

21. Circuitos Combinacionais d0 d0 d0 d0 1 0 0 0 d1 d1 d1 d1 i0 i0 i0 i0 0 1 0 0 0 1 0 1 d0 0 0 1 0 i1 i1 i1 i1 0 0 1 1 d2 d2 d2 d2 d1 d3 0 d3 0 d3 0 d3 1 d2 d3 i1 i0 • Codificador/Decodificador • Mapeia um conjunto de entradas em um conjunto de saídas segundo uma função de codificação • Transforma a informação de um formato para outro • É um circuito geralmente combinacional • Ex.: switches Binário (Codificador) • Ex.: Binário  switches (Decodificador) 1 d3 0 d3 0 d3 0 d3 d2 d2 d2 d2 1 1 0 0 s1 s1 s1 s0 0 1 0 0 1 0 1 0 0 0 1 0 s0 s0 s0 s0 d1 d1 d1 d1 0 0 0 1 d0 d0 d0 d0

22. Circuitos Combinacionais (de/codificador) 2 1 0 2 1 0 0 1 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 • Contador regressivo para a virada de ano • Circuito conta de 59 até 0 em binário utilizando 6 bits de representação • Existem 60 ledsonde cada um deve ser aceso de acordo com o número em binário • O circuito usa um decodificador 6x64 • 4 saídas não utilizadas Happy 0 New Year i0 d0 i1 d1 1 i2 d2 2 3 i3 d3 a Exemplo i4 i5 d58 e d59 d60 58 d61 59 6x64 d62 dcd d63

23. Circuitos Combinacionais trails 1 d 4x1 i0 2 i1 d i2 i3 3 s1 s0 4 manager's switches • Multiplexador (MUX/DEMUX) • Conecta uma de suas N entradas na única saída de acordo com os sinais de seleção • Define qual das entradas será jogada na saída de acordo com a função de escolha que tem como entrada os sinais de seleção • Ex.: Chaveamento de linha ferroviária

24. Circuitos Combinacionais × 2 1 1 i0 d i1 0 s0 1 i0 d i1 i0 4x1 i0 i1 s0 i1 d d i2 i2 i3 i3 s1 s0 4x1 mux s1 s0 • Multiplexador (MUX) • Circuito (Símbolo X Esquemático) i0 (1*i0=i0) × × 2 1 2 1 i0 (0+i0=i0) i0 i0 0 d d i1 i1 s0 s0 0 2x1 mux 0 VHDL

25. ENTIDADE PROCESS WHEN_ELSE SELECT PARA CONSULTA WHEN LÓGICA

26. Circuitos Combinacionais • Exemplo MUX • Na página da disciplina • Implementação • Simulação (2x Testbenchs)

27. Ex.: (2x Testbenchs)

28. CONTEÚDO • Fluxo da Ferramenta • Introdução • ISE Project Navigator • Circuitos Combinacionais • Exemplos • Formas de onda • Simulação (Material Edson/Marcon – PUCRS)