CPLD

1. CPLD Complex Programmable Logic Device Innovative Solutions for Today's Designers

2. CPLD คือ อะไร SPLD (Simple Programmable Logic Device)คือ กลุ่ม การเชื่อมต่อของวงจรลอจิกที่ประกอบด้วยลอจิกเกตจำนวนมากที่ สามารถสร้างลอจิกฟังก์ชั่นตามต้องการได้ แบ่งได้ 2 แบบ คือ PLA : Programmable Logic Array PAL : Programmable Array Logic

3. CPLD คือ อะไร PLA ประกอบไปด้วย Programmable AND Array และ Programmable OR Array ดังแสดงในภาพ

4. CPLD คือ อะไร PAL ประกอบไปด้วย Programmable AND Array และ Fixed OR Array ดังแสดงในภาพ

5. CPLD คือ อะไร CPLD คือ การประยุกต์ SPLD อยู่ในรูปแบบของวงจรรวม หรือ IC : Integrated Circuit ดังแสดงในรูป

6. CPLD คือ อะไร CPLD ประกอบด้วยลอจิกเกต จำนวนมาก ซึ่งสามารถทำการ ทำการเชื่อมต่อเป็นวงจรลอจิก โดยใช้ซอฟต์แวร์ออกแบบ

7. ทำไมต้องใช้ CPLD 1. ใช้งานง่าย 2. ประหยัดงบประมาณในการพัฒนา 3. เพิ่มมูลค่าและรายได้แก่ผลิตภัณฑ์ 4. เพิ่มโอกาสการแข่งขันเพราะสามารถ ผลิตสิ่งประดิษฐ์ได้รวดเร็วกว่า

8. ตัวอย่าง CPLD ตัวอย่าง CPLD เบอร์ XC9536-PC44 และ XC9572-PC44 ของบริษัท Xilinx มีจำนวน Pin หรือขา 44 Pin จำนวนลอจิตเกต 800 เกต สำหรับ XC9536 และ 1,600 เกต สำหรับ XC9572

9. การใช้งาน CPLD CPLD สามารถใช้งานร่วมกับ Development Language เช่น VHDL, Verilog, ABEL เป็นต้น นอกจากนั้นยังสามารถ ออกแบบวงจรลอจิกบนคอมพิวเตอร์ในลักษณะของ Schematic Diagram และทำการโปรแกรมวงจรที่ออกแบบลงบนตัว Chip

10. การใช้งาน CPLD การโปรแกรม CPLD จะกระทำผ่าน JTAG Protocol ซึ่ง กำหนดโดยIEEE1149.1 (JTAG Boundary Scan) ดังนั้นจึงต้อง ใช้สายเคเบิลและขั้วต่อแบบ JTAG เชื่อมต่อระหว่างคอมพิวเตอร์ และ CPLD Chip ผ่านทาง Parallel Port หรือ Printer Port *** CPLD 9500 series มีขาเชื่อมต่อกับ JTAG (TMS, TCK, TDI and TDO) จึงสามารถทำการ Rewrite ข้อมูลลงบน CPLD Chip ได้

11. การใช้งาน CPLD

12. Xilinx Foundation Xilinx Foundation คือ โปรแกรมสำหรับออกแบบวงจร ลอจิกโดยใช้ Schematic Diagram, State Diagram หรือภาษา HDL ขั้นตอนการออกแบบโดยใช้ Xilinx Foundation มีดังนี้ 1. สร้าง Project งานขึ้นใหม่ (Creat New Project) 2. ออกแบบวงจรลอจิก (Design Entry) 3. วิเคราะห์และตรวจสอบการทำงาน (Simulation) 4. จำลองการสร้าง CPLD Chip (Implementation) 5. โปรแกรมงานลงบน CPLD Chip (Programming) 6. ตรวจสอบและวิเคราะห์เชิงฮาร์ดแวร์ (Verification)

13. Xilinx Foundation สร้าง Project ใหม่ เลือกเบอร์ CPLD Chip

14. Xilinx Foundation ออกแบบวงจรลอจิก (Design Entry)

15. Xilinx Foundation เข้าสู่ Schematic Editor ทำการออกแบบวงจรลอจิกตามต้องการ

16. Xilinx Foundation ทดสอบการทำงานของวงจรที่ออกแบบ (Simulation)

17. Xilinx Foundation นำวงจรลอจิกที่ ออกแบบมาจำลอง เป็น CPLD Chip (Implementation)

18. Xilinx Foundation การจำลอง CPLD Chip เป็นไปตาม Flow Engine ดังแสดงในภาพ คือ เริ่มจากการนำวงจรที่ออกแบบมาแปลความหมาย (Translate) และ สร้างรหัสเพื่อจำลองเป็น Hardware ตามเบอร์ CPLD ที่เลือกไว้ จากนั้น จะสร้างรหัสในลักษณะ Bit Stream เพื่อนำไปโปรแกรมลง CPLD Chip

19. Xilinx Foundation โปรแกรมวงจรลงบน CPDL Chip