220 likes | 339 Views
www.decom.fee.unicamp.br/~cardoso. Aula 9, Exp 7: Filtros e Síntese de Sinais. Fabbryccio Cardoso Dalton S. Arantes DECOM-FEEC-UNICAMP. Oscilador Digital – Método LUT. T. Ts. Implementação. Counter 0, 1, ..., N-1, 0, ..., N-1,. address. ROM. saída. Transformada Z.
E N D
www.decom.fee.unicamp.br/~cardoso Aula 9, Exp 7: Filtros e Síntese de Sinais Fabbryccio Cardoso Dalton S. Arantes DECOM-FEEC-UNICAMP
Implementação Counter 0, 1, ..., N-1, 0, ..., N-1, ... address ROM saída
Resposta ao Impulso h(n)
Tarefas • Síntese de uma senoide de 12 kHz • Síntese de uma senoide de 900 Hz • Filtro passa-baixas de 2 kHz • Filtro passa-altas de 2 kHz • De-bouncing para o botão Enter • Seletor de 5 entradas
Experimento De-Bouncing Controle do seletor Enter Left Right Passa-Baixas Seletor Passa-Altas Left Right Senoide 12kHz Senoide 900Hz
Passa-Baixas e Passa-Altas xlfda_numerator(‘LPF’) xlfda_numerator(‘HPF’) FIR
Senoide 900 Hz Implementar equação de diferenças; A entrada do sistema deve ser um pulso unitário; O pulso de entrada pode ser implementado por
Senoide de 12 kHz Implementar usando ROM para armazenar as amostras e um contador para endereçar;
Diagrama de tempo do debouncer 1 2 3 4 5 6 7 48000 CLK btn signal BTN REG counter 0 1 2 3 4 5 6 ~48000 relacional pb_down
Debouncer relacional Counter == en REG d en btn_sig 50e6 const and pb_down not -1 z
Controle do seletor Contador que conta de 0 a 4 ciclicamente; Contador deverá ser incrementado de 1 apenas quando o Botão Enter for pressionado.
Diagrama de tempo do controlador CLK pb_down sel 0 1 1 1 1 1 2 2 2 3 3 4 4 5 5 0 Counter en pb_down sel
Avaliação • Visto (5 pontos) • Fontes (5 pontos)