1 / 9

实验三 VHDL 使用及报告

实验三 VHDL 使用及报告. 4 学时 信息管理学院 4306 机房. 实验简介. 实验类型：验证性 + 设计性 实验设备： PC 机， Multisim 软件. 实验目的. 了解 VHDL 语言； 学习 Multisim 下的 VHDL 仿真以及 SPICE 与 VHDL 混合仿真。 了解如何产生材料清单（ a Bill of Material-BOM ）。. 实验要求. 上机前要作好充分准备，预习实验，复习电子电路基础知识。 实验完成后，写出详细实验报告。. 实验环境. 实验一至实验八使用 Multisim10 软件。

sanjiv
Download Presentation

实验三 VHDL 使用及报告

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 实验三VHDL使用及报告 4学时 信息管理学院4306机房

  2. 实验简介 • 实验类型：验证性+设计性 • 实验设备：PC机，Multisim软件

  3. 实验目的 • 了解VHDL语言； • 学习Multisim下的VHDL仿真以及SPICE与VHDL混合仿真。 • 了解如何产生材料清单（a Bill of Material-BOM）。

  4. 实验要求 • 上机前要作好充分准备，预习实验，复习电子电路基础知识。 • 实验完成后，写出详细实验报告。

  5. 实验环境 • 实验一至实验八使用Multisim10软件。 • HDL是专为描述复杂数字器件的行为涉及的，所以它们被称为“行为层”语言。它们使用行为层模型（不是SPICE中的晶体管/门层）描述这些器件的行为。用HDL语言可以避免在门层描述这些器件的复杂工作，大大简化涉及过程。

  6. 实验内容和步骤（一） • 使用VHDL模型器件 • 选择74LS00D的VHDL模型 • 单击OK放置元件 • 删除SPICE模型与非门 • 连接VHDL模型器件

  7. 实验内容和步骤（二） • 仿真电路 • 混合仿真的方法与仿真纯SPICE电路相同。

  8. 实验内容和步骤（三） • 产生报告 • Multisim可以产生几个报告：材料清单、数据库族列表和元件细节报告。 • 每种元件的数量 • 描述。包括元件类型（如：电阻）和元件值（如：5.1Kohm） • 每个元件的参考ID • 每个元件的封装或管脚图

  9. 实验内容和步骤（四） • 为电路增加文本 • 可以增加标题栏（菜单Place- Title Block）和文本（菜单Place-Text）来注释电路

More Related