1 / 16

VII Semana de Iniciação Científica do CBPF

VII Semana de Iniciação Científica do CBPF. Outubro/2000. MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO. Nilton Filipe Gomes de Pina. Engenharia Elétrica/Eletrotécnica – CEFET/RJ. 9º Período. Orientador: Prof. Nilton Alves. Índice. Definição Desempenho com base nas Tecnologias:

sarila
Download Presentation

VII Semana de Iniciação Científica do CBPF

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica – CEFET/RJ 9º Período Orientador: Prof. Nilton Alves

  2. Índice • Definição • Desempenho com base nas Tecnologias: - CISC - RISC - EPIC - MMX - CACHE - CCI • CONCLUSÃO

  3. Definição São circuitos integrados passíveis de serem programados para executar uma tarefa predefinida, basicamente manipulando e processando dados.

  4. (Complex Instruction Set Computing) São tecnologias caracterizadas pelas instruções complexas, que são decodificadas através de uma Rom de microcódigos. Tecnologia CISC Tecnologia RISC (Reduced Instruction Set Computing) É uma tecnologia caracterizada pelas instruções simples, decodificadas através do compilador .

  5. Divisão da CPU

  6. Características CISC/RISC

  7. Barramentos Arquitetura CISC/RISC Unidade de Busca de Instruções Decodificador Decodificador simples 1 micro – OP P/período Decodificador simples 1 micro – OP P/período Decodificador Complexo 1 a 4 micro – OPs P/período Sequênciador de Instruções (mais de 4 micro – OPs) NÚCLEO RISC

  8. Arquitetura EPIC (Explicity Parallel Instruction Computing) Cabeçalho Instrução 1 Instrução 2 Instrução 3 8 bits 40 bits 40 bits 40 bits Formato das instruções Opcode Predicate GPR GPR GPR 13 bits 6 bits 7 bits 7 bits 7 bits Formato individual de cada instrução

  9. Instrução tradicional Instrução MMX Tecnologia MMXSIMD (Single Instruction, Multiple Data)

  10. Performance Com programas MMX, segundo a Intel

  11. Memória CACHE Ciclo mínimo de acesso á memória CPU RAM

  12. Performance Cache CPU Barramento

  13. Construção de Circuitos Integrados • Tensão de alimentação • Dissipação de potência • Dimensões das linhas

  14. Diagrama Tecnologia/velocidade da CPU Diminuição do Tamanho Permite aumentar Relógio (MHz) aumenta Geração de Calor diminui Diminuição da Alimentação Remoção do Calor solicita dificulta

  15. Conclusões • Os PCs são construídos com diversos processadores da Intel ou compatíveis, que vão desde o inicial 8086 até o atual Pentium III. O desempenho desses microprocessadores é diferenciado por um certo número de parâmetros, tais como: • novas instruções; • novas tecnologias; • Velocidade do relogio da CPU; • Quantos períodos de relogio são necessárias para executar uma instrução;

  16. Coordenação de Atividades Técnicas

More Related