1 / 1

banner yasuda

Pré-distorsor digital em banda base para a linearização de um amplificador de potência: síntese em FPGA e consumo de potência Felipe Issamu Yasuda IC remunerada - UFPR/TN Orientador: Eduardo Gonçalves de Lima/DELT.

tacy
Download Presentation

banner yasuda

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Pré-distorsor digital em banda base para a linearização de um amplificador de potência: síntese em FPGA e consumo de potência Felipe IssamuYasudaIC remunerada - UFPR/TNOrientador: Eduardo Gonçalves de Lima/DELT Em vista da larga expansão da telefonia móvel há a necessidade de melhorias na transmissão do sinal, visando a qualidade do sinal e minimizando o consumo de potência, devido a questões ambientais, além do tamanho e da duração das baterias de equipamentos portáteis. Um dos meios é a construção de um prédistorsor digital de banda base (DPD) paraamplificadores de potência (PA) queserásintetizadaemuma FPGA. O objetivo principal foiestimar o seuconsumo de potência. Os resultadosdaanálise de potênciaforamobtidos a partir do programa ISE Desing Suite para a placautilizada Xilinx Virtex 5 LX50T. O programaestima a quantidade de unidadeslógicasutilizadas. No caso do sinal com 16 bits de entrada e de saída o total utilizadofoi de 4401unidadeslógicas. A quantidade de unidadeslógicasutilizadasparacadatipo de operaçãopresentes no modelo de polinômio com memóriaforamextraidas. Conforme a tabela 1 abaixo. Para a construção do DPD foiutilizado o modelopolinômio com memória, umarepresentaçãosimplificadadasérie de Volterra [1]. O sinalemquestãofoidivididoemcomponentesreais e imaginárias. Foientãoobtido o quadradodessessinais, somadososresultados e entãoprocessadosporumaLook-up Tables (LUT). Suasaídafoimultiplicadapelosinal de entrada. A mesmasequência de operaçõesfoifeitapara um sinal anterior e suascomponentesforamsomadas. A quantidade limite de sliceLUTs que pode ser utilizado pela FPGA Virtex5 LX50T é de 28800 e de DSPs é de 48. A partir dos dados obtidos, é possível observar que ao variar-se o número de bits tanto da entrada quanto da saída não há uma grande variação no possível consumo total de potência da placa. [1] Gilabert,P.L; et al. Multi-LookupTable FPGA ImplementationofanAdaptive Digital Predistorter for Linearizing RF Power AmplifiersWith Memory Effects. IEEE TRANSAC. ON MTT, v. 56, n. 2, 2008.

More Related