第 5 章同步序向電路 (Synchronous Sequential Circuits)

第5章同步序向電路(Synchronous Sequential Circuits) 5-3正反器(Flip-Flop)

正反器 • 一種同步的雙穩態裝置，也稱為同步的雙穩態多功能振盪器。 • 輸出只有在觸發輸入(triggering input)的某一個特定的點才會改變狀態，而此觸發輸入被稱為時脈(clock，簡寫為CLK)並且被設計來做為控制輸入C；也就是說，輸出是隨時脈的變化而同步改變其狀態。

正反器的優點 • 一個邊緣觸發的正反器(edge-triggered flip-flop)只有在時脈脈波的正緣(positive edge：即上升的邊緣)或是負緣(negative edge：即下降的邊緣)才會改變輸出狀態，而在時脈其它的時候狀態是維持不變。 • 優點:邊緣觸發正反器的輸出能夠藉由使用時脈來正確的控制其輸出的改變，而閂鎖器卻不能。

邊緣觸發D型正反器(edge-triggered D flip-flop) : 邊緣觸發的D型正反器，也稱為主僕式邊緣觸發D型正反器致能 CLK=1 =D 1 僕閂鎖器主閂鎖器 0 1 禁能

邊緣觸發D型正反器(edge-triggered D flip-flop) : CLK=0 禁能 =Y 1 0 致能 0 CLK=1時，外部資料D被送入此正反器(Y處)，接著當CLK由1轉變成0時，此資料將被從正反器的內部送到輸出端Q，因此像這樣的正反器是屬於負緣觸發的D型正反器。

邊緣觸發D型正反器(edge-triggered D flip-flop) : 正緣觸發的D型正反器

邊緣觸發D型正反器(edge-triggered D flip-flop) : D型正反器的特性表 D型正反器的輸出與輸入關係式 D(t)為目前的輸入信號，而Q(t+1)為經過一個時脈脈波激發後的輸出狀態。

邊緣觸發D型正反器(edge-triggered D flip-flop) : 符號表示圖

邊緣觸發J-K型正反器(edge-triggered J-K flip-flop): J-K型正反器的輸出與輸入關係式

邊緣觸發J-K型正反器(edge-triggered J-K flip-flop): J-K型正反器操作模式: (1).設置(J=1，K=0) 正反器的下一個輸出將被設置為1 (2).重置 (J=0，K=1) 正反器的下一個輸出將被重置為0 (3).補數輸出 (J=1，K=1) 正反器的下一個輸出將是目前輸出的補數 (4).補數輸出 (J=0，K=0)  正反器的下一個輸出維持目前的輸出不變

邊緣觸發J-K型正反器(edge-triggered J-K flip-flop): J-K型正反器的特性表符號表示圖

邊緣觸發T型正反器(edge-triggered T flip-flop): 帶入J=K=T到 T型正反器的表示法之一 T型正反器的輸入輸出關係表示式 T型正反器的表示法之二

邊緣觸發T型正反器(edge-triggered T flip-flop): T型正反器操作模式: (1). T=1  正反器的下一個輸出將是目前輸出的補數 (2). T=0  正反器的下一個輸出維持目前的輸出不變

邊緣觸發T型正反器(edge-triggered T flip-flop): T型正反器的特性表符號表示圖

Thank for Your Attention

第 5 章同步序向電路 (Synchronous Sequential Circuits)