1 / 26

Osnove spojnih unipolarnih tranzistora

Osnove spojnih unipolarnih tranzistora. Unipolarni tranzistori - općenito. Poput bipolarnih: 3 elektrode, za pojačanje i kao sklopka

zanthe
Download Presentation

Osnove spojnih unipolarnih tranzistora

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Osnove spojnih unipolarnih tranzistora

  2. Unipolarni tranzistori - općenito • Poput bipolarnih: 3 elektrode, za pojačanje i kao sklopka • Osnovna razlika u odnosu na bipolarne: kod unipolarnih izlazna struja upravljana samo ulaznim naponom (nema ulazne struje), tj. el. poljem nastalim kao posljedica ulaznog napona – najčešće se zovu tranzistori sa efektom polja: FET-ovi (Field Effect Transistors) • Rad ovisan samo o većinskim nositeljima, ne i manjinskim (samo jedan polaritet nositelja naboja – unipolarni)

  3. Dva osnovna konstrukcijska oblika: - spojni tranzistori s efektom polja (JunctionField Effect Transistor – JFET) - metal-oksid-poluvodič tranzistor s efektom polja (Metal Oxide SemiconductorField Effect Transistor – MOSFET) • Imaju 3 elektrode: -  upravljačka elektroda ili vrata (G – gate) -  odvod ili ponor (D – drain) -  uvod ili izvor (S- source) • Kao što kod bipolarnih tr. imamo 2 izvedbena tipa (NPN i PNP), tako i kod FET-ova imamo 2 tipa: N-kanalni i P-kanalni. Kao i kod BJT-ova, princip rada je potpuno isti, samo što su svi predznaci i sve polarizacije obrnute za 2 različita tipa.

  4. JFET Simboli JFET-a a)      N – kanalni JFET; b) P – kanalni JFET (često se koriste simboli bez kružnice)

  5. Konstrukcija N-kanalnog JFETa kanal (N-tip poluvodiča) • “Blok” N-tipa poluvodiča ponaša se kao običan otpornik • Ovaj “blok” zove se kanal • U kanal je ugrađen jako onečišćen p-tip poluvodiča • Osiromašeno područje PN spojeva (bijelo na slici) čini kanal nešto užim • Izlazna struja ID protječe kroz kanal osiromašena područja

  6. Priključivanjem vanjske elektrode (G) na P-tip poluvodiča dobiva se mogućnost upravljanja širinom osiromašenog područja vanjskim naponom • Stoga i ime: G = upravljačka elektroda ili vrata • Posljedica: pomoću G upravljamo širinom kanala, samim tim i otporom kanala, pa stoga i (uz konstantan napon UDS) strujom kroz kanal

  7. Na G se uvijek priključuje ulazni napon UGS tako da se ostvari zaporna polarizacija PN spoja • Na ovaj način ulazna struja (struja kroz G elektrodu) praktično ne postoji (jer uvijek zaporno polariziran PN spoj), pa za upravljanje izl. strujom ID ne treba gotovo nikakva snaga (energija), već samo ulazni napon UGS ! • Kako ulazni napon UGS upravlja izlaznom strujom ID ? OSNOVNI PRINCIP: veći UGS→ veća zaporna polarizacija PN spoja → šire osiromašeno područje → uži kanal → veći otpor kanala → manja izlazna struja ID Pogledajmo ovo na konkretnom primjeru…

  8. Smanjimo potencijal upravljačke elektrode… • G je 2V negativniji od S : osiromašeno područje se proširi (napon zaporne polarizacije PN spojeva je 2V) u odnosu na prijašnju sliku (gdje je napon zaporne polarizacije bio 0V) • P strana znatno više onečišćena od N strane - širenje osiromašenog područja je gotovo isključivo u kanal . • Rezultat: kanal je uži što je G na nižem potencijalu, tj. što je veća zaporna polarizacija → otpor kanala je veći (a UDS je isti) →ID je sada manja nego kada je bilo UGS=0

  9. Još smanjimo potencijal upravljačke elektrode… • G je za 3V negativniji od S : osiromašeno područje se još više proširi – kanal još uži – izlazna struja ID još manja (sve ovo uz konstantni izlazni napon UDS)

  10. No ako dovoljno smanjimo potencijal upravljačke elektrode… • G je za 4V negativniji od S : osiromašeno područje potpuno zatvara čitav kanal ! • Izlazna struja više ne teče: ID=0 • Iznos napona nepropusne polarizacije pri kojem je širina osiromašenog područja tolika da potpuno zatvori kanal zove se napon dodira ili napon prekida UP • Za ovaj primjer tranzistor ima UP = 4V (inače ovaj napon definira proizvođač za pojedini model JFET-a)

  11. Grafički se prethodne promjene mogu prikazati ovisnošću izlazne struje o ulaznom naponu: • Ovisnost izlazne struje ID o ulaznom naponu UGS prikazana je prijenosnom karakteristikom • Prijenosna karakteristika jasno pokazuje ako izlazna struja pada sa povećanjem iznosa ulaznog napona • Maksimalna izlazna struja ( ID = IDSS ) je za ulazni napon UGS = 0V (ovo je logično, ako se vodi računa da tada kanal ima najveću moguću širinu, tj. najmanji otpor kanala) • Minimalna izlazna struja (0 A) je za ulazni napon UGS = -UP(UP tj. napon dodira je iznos ulaznog napona potreban da se kanal kompletno zatvori) IDSS

  12. Kako izlazna struja ID ovisi izlaznom naponu UDS ? • Prema dosad iznešenom: • Uz konstantan ulazni napon UGS kanal bi trebao imati konstantnu širinu, tj, ponašati sa kao običan otpornik, bez obzira na UDS • Dakle, ovisnost izlazne struje o izlaznom naponu (uz konstantan ulazni napon) bi trebala biti jednostavna linearna ovisnost: koliko poraste napon, toliko poraste i struja (drugim riječima, za istu promjenu izlaznog napona ΔUDS trebali bi imati uvijek istu promjenu struje ΔID (graf desno).

  13. Kako izlazna struja ID ovisi o izlaznom naponu UDS ? • Međutim, stvarna izl. karakt.: • Izlazna struja ID je (približno) linearno ovisna o izlaznom naponu samo na početku (za male izlazne napone UDS ) • Kako se UDS povećava, izlazna struja sve manje i manje raste (drugim riječima, za iste promjene ΔUDS promjene struje ΔID više nisu iste, već su sve manje kako se UDS povećava) • Nakon dovoljno velikog izlaznog napona, izlazna struja praktično više uopće ne raste (ΔID padne na 0)! * Prethodno izlaganje je stoga (približno) točno samo za male UDS , dok za veće treba uzeti u obzir dodatne efekte koje do sada nismo spominjali!

  14. Zašto dolazi do “usporenog” rasta struje ? • Promotrimo što se događa unutar tranzistora sa povećanjem izlaznog napona UDS • Pri ovome, ulazni napon UGS se fiksira na neku proizvoljnu vrijednost • Uzmimo da je UGS=0V (drugim riječima, upravljačka elektroda G je kratko spojena sa dovodom S) – dakle, kanal je maksimalne širine (izl. struja je najveća)

  15. Protok struje kroz kanal konačnog otpora stvara pad napona duž kanala – različiti potencijali duž kanala • Presjek najbliže uvodu (S), tj. “dno” kanala, ima najmanji potencijal – približno jednak potencijalu na S, tj. 0V • Presjek najbliže odvodu (D), tj. “vrh” kanala, ima najveći potencijal – približno jednak potencijalu na D, tj. 1V • Iako dolazi do pada napona i na područjima van kanala, ovaj pad napona je zanemarivom malen (jer je otpor kanala znatno veći (kanal je znatno uži) nego otpor ovih područja). Ovo je razlog zašto se uzima da su “vrh” i “dno” kanala na istim potencijalima kao elektrode D i S. • Dakle, potencijal duž kanala opada od 1V ka 0V (na slici je uzet primjer potencijala točaka po sredini – cca 0.6V).

  16. Različite zaporne polarizacije PN spoja po dužini → različite širine osiromašenog područja po dužini kanala • Potencijal P-strane (G) je uvijek konstantan (0V) jer nema protoka struje u P-strani • No, presjeci duž kanala imaju kontinuirani pad napona od odvoda (D) prema uvodu (S) - posljedica protoka struje kroz materijal konačnog otpora • Posljedica – potencijal N strane konstantno pada od 1V do 0V (dok je potencijal P strane konstantnih 0V) → razlika potencijala (zaporna polarizacija) između P i N strane se kontinuirano mijenja duž kanala

  17. Pri “vrhu” kanala napon zaporne polarizacije je maksimalan (u ovom primjeru 1 V) → osiromašeno područje najšire → kanal najuži • U presjecima bliže “dnu” kanala zaporna polarizacija (i samim tim širina osiromašenog područja) je sve manja→ osiromašeno područje sve uže → kanal sve širi • Na “dnu” kanala (S) zaporna polarizacija je 0V (kanal najširi) • Krajnji rezultat – širina kanala se smanjuje prema vrhu kao posljedica povećanja struje (jer veća struja izaziva veći pad napona duž kanala → rast potencijala N strane PN spoja → rast nepropusne polarizacije PN spoja)

  18. Daljnje povećanje napona UDS izaziva daljnje povećanje struje • No, daljnje povećanje struje izaziva dodatno sužavanje kanala pri “vrhu”, a samo “dno” ostaje nepromijenjeno (tu je uvijek razlika potencijala 0V (u ovom slučaju, a inače UGS ), bez obzira na struju) • Ovo znači da se otpor kanala još poveća, što dodatno ograničava porast struje (točnije, ovaj efekt “želi” smanjiti struju) • Dakle, struja se poveća, ali ne onoliko koliko bi se povećala da nema ovog efekta suženja kanala pri vrhu • Krajnji rezultat: za isto povećanje izlaznog napona izlazna struja se sve manje i manje povećava

  19. REZIMIRAJMO: • Povećanje napona UDS utječe na struju ID preko 2 mehanizma koji istovremeno djeluju (ali suprotno) na promjenu struje ID: • Prema Ohmovom zakonu (ID = UDS / Rkanala), povećanje izlaznog napona UDS “želi” za isti iznos povećati izlaznu struju ID • Međutim, svako povećanje struje ID izaziva dodatno povećanje otpora kanala (a povećanje otpora, opet po Ohmovom zakonu, “želi” smanjitiID ) • Na početku (mali izl. naponi UDS) kanal je dovoljno širok da je utjecaj 2. mehanizma zanemariv u odnosu na 1. – karakteristika je približno linearna • Kako se izl. napon povećava, kanal je sve tanji (pri vrhu), otpor kanala sve veći, te utjecaj 2. mehanizma na ID postaje sve izraženiji – rast struje je sve manji • Konačno, za dovoljno veliki izl. napon, 2. mehanizam postaje dovoljno izražen da potpuno poništi djelovanje 1. – struja više ne raste sa porastom izl. napona • Izlazni napon pri kojem se ovo događa je takav da razlika potencijala između D i G po iznosu bude jednaka UP (naponu dodira)

  20. Za UDS = 4V (UP) širina osiromašenog područja dovoljno je velika da se kanal gotovo potpuno zatvori pri vrhu (točka “dodira”) • Kanal se ne može potpuno zatvoriti jer bi to značilo pad izlazne struje, što bi izazvalo smanjenje potencijala točaka kanala i ponovno širenje kanala (s tim bi se tok izl. struje opet uspostavio) • Daljnje povećanje izlaznog napona gotovo nema utjecaja na povećanje izlazne struje - tranzistor je ušao u područje zasićenja (ID ≈ konst)

  21. Daljnje povećanje izlaznog napona u području zasićenja

  22. Što za drugi ulazni napon? • Npr. za UGS = -1V • Osnovni princip isti, no razlika potencijala je sada veća za 1V, tako da prije (za manje izlazne napone) dođe do zasićenja (ovdje za UDS=3V, ako je UP=4V). Razlog ovomu je što se razlika potencijala UP između P i N strane sada može doseći za niže napone UDS, jer je G (P strana) sada na 1V nižem potencijalu, pa i D (N strana) treba doseći 1 V niži potencijal u odnosu na situaciju koju smo imali kod UGS=0V. Općenito, za proizvoljan UGS: Tranzistor ulazi u područje zasićenja kada razlika potencijala na “vrhu” kanala (gdje je najveća) dosegne iznos UP: UDS – UGS =UP UDS pri kojem nastupa zasićenje je stoga: UDS = UP + UGS

  23. Izlazne karakteristike JFET-a (primjer)

  24. Statičke karakteristike JFET-a Prijenosna karakteristika se može rekonstruirati iz izlazne za konstantni UDS pri kojem je JFET u zasićenju (ovdje npr. za UDS = 5V)

  25. Osnovne relacije • Ovisnost struje ID o UGS približno je: (UGS=0 → ID maksimalna, zatim ID opada približno sa kvadratom UGS (voditi računa da je UGS<0), sve dok │UGS │=UP kada ID=0) • Osnovni parametri JFET-a - faktor naponskog pojačanja: - strmina: - izlazni otpor (dinamički):

  26. Nadomjesni sklop JFET-a ( JFET se može shvatiti kao upravljani strujni generator čiji je iznos proporcionalan ulaznom naponu sa faktorom proporcionalnosti gm )

More Related